存储器系统及其操作方法技术方案

本发明专利技术涉及一种存储器系统，该存储器系统可包括：非易失性存储器装置，包括存储器单元阵列和联接到存储器单元阵列的页面缓冲器；控制器，被配置成与非易失性存储器装置接口连接，其中控制器将关于高速缓冲命令的描述符从命令队列移动到高速缓冲队列，并选择性地将被移动到高速缓冲队列的描述符移动到响应队列，其中该高速缓冲命令被传输到非易失性存储器装置。

Memory system and its operation method

【技术实现步骤摘要】
存储器系统及其操作方法相关申请的交叉引用本申请要求于2017年12月14日向韩国知识产权局提交的申请号为10-2017-0172063的韩国申请以及于2018年10月2日提交的申请号为10-2018-0117381的韩国申请的优先权，其全部内容通过引用并入本文。
本专利技术的各个实施例总体涉及一种存储器系统。特别地，实施例涉及一种包括非易失性存储器装置的存储器系统及其操作方法。
技术介绍
存储器系统可被配置成响应于来自外部装置的写入请求，存储从外部装置提供的数据。而且，存储器系统可被配置成响应于来自外部装置的读取请求，将存储的数据提供给外部装置。作为能够处理数据的电子装置的外部装置可包括计算机、数码相机或移动电话。存储器系统可通过内置在外部装置中来进行操作，或者可通过以可分离的形式制造并联接到外部装置来进行操作。因为不存在机械驱动部件，所以包括存储器装置的存储器系统提供了诸如优异的稳定性和耐用性、高信息访问速度和低功耗的优点。具有这种优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。
技术实现思路
各个实施例涉及一种存储器系统及其操作方法，其中控制器能够准确地确定执行高速缓冲操作的结果。在实施例中，存储器系统可包括：非易失性存储器装置，包括存储器单元阵列和联接到存储器单元阵列的页面缓冲器；以及控制器，被配置成与非易失性存储器装置接口连接，其中控制器将关于高速缓冲命令的描述符从命令队列移动到高速缓冲队列，并选择性地将被移动到高速缓冲队列的描述符移动到响应队列，其中该高速缓冲命令被传输到非易失性存储器装置。在实施例中，操作存储器系统的方法可包括：通过控制器将对非易失性存储器装置的高速缓冲操作的描述符存储在命令队列中；通过控制器基于描述符生成高速缓冲命令，并将高速缓冲命令传输到非易失性存储器装置；通过非易失性存储器装置基于高速缓冲命令执行高速缓冲操作；通过非易失性存储器装置将包括高速缓冲操作的结果的状态信息传输到控制器；当从非易失性存储器装置接收到状态信息时，控制器将描述符从命令队列移动到高速缓冲队列。在实施例中，存储器系统可包括：存储器装置，被配置成执行高速缓冲操作，至少包括根据后继高速缓冲描述符将数据缓冲到页面缓冲器中的后继子操作；以及控制器，被配置成生成后继高速缓冲描述符，并且即使在先前高速缓冲操作成功时，也至少在处理缓冲数据的在前子操作成功之前，确保先前高速缓冲操作的后继高速缓冲描述符，在前子操作被包括在后续高速缓冲操作中。附图说明图1是示出根据本公开的实施例的存储器系统的框图。图2是图1的控制器的配置的框图。图3是示出当执行第一高速缓冲编程操作时将第一高速缓冲编程描述符移动到高速缓冲队列的进程的示图。图4是示出当执行第二高速缓冲编程操作时将第一高速缓冲编程描述符移动到响应队列的进程的示图。图5是示出当执行第一高速缓冲读取操作时将第一高速缓冲读取描述符移动到高速缓冲队列的进程的示图。图6是示出当执行第二高速缓冲读取操作时将第一高速缓冲读取描述符移动到响应队列的进程的示图。图7至图11B是示出根据本公开的实施例的操作存储器系统的方法的流程图。图12是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。图13和图14是示出根据本公开的实施例的每一个都包括存储器系统的数据处理系统的示图。图15是示出根据本公开的实施例的包括存储器系统的网络系统的示图。图16是示出根据本公开的实施例的包括在存储器系统中的非易失性存储器装置的框图。具体实施方式在本专利技术中，在结合附图阅读以下示例性实施例之后，优点、特征及实现其的方法将变得显而易见。然而，本专利技术可以不同的形式体现，并不应被解释为限制于本文所阐述的实施例。相反，提供这些实施例以详细地描述本专利技术，达到本专利技术所属领域的技术人员能够容易地实施本专利技术的技术构思的程度。注意的是，对“实施例”的参考不一定意味着仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。将理解的是，本专利技术的实施例不限于附图中所示的细节，附图不一定按比例绘制，在一些情况下，可能夸大了比例以更清楚地描绘本专利技术的某些特征。虽然使用了特定术语，但是应当理解，本文所使用的术语仅用于描述特定实施例，而不旨在限制本专利技术的范围。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是，当元件被称为“在......上”、“连接至”或“联接至”另一元件时，它可直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，表示存在至少一个陈述的特征、步骤、操作和/或元件，但不排除存在或添加一个或多个其它特征、步骤、操作和/或其元件。在下文中，将参照附图详细描述示例性实施例。图1是示出根据本公开的实施例的存储器系统100的框图，图2是详细示出图1的控制器200的配置的框图。存储器系统100可存储待由诸如以下的主机装置(未示出)访问的数据：手机、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等。根据表示针对主机装置的传输协议的主机接口，存储器系统100可被制造成各种类型的存储装置中的任何一种。例如，存储器系统100可被配置成诸如以下的各种存储装置中的任何一种：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。存储器系统100可被制造成各种封装类型中的任何一种。例如，存储器系统100可被制造成诸如以下的各种封装类型中的任何一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片封装(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。参照图1，存储器系统100可包括控制器200和非易失性存储器装置300。参照图2，控制器200可包括存储器控制器210、随机存取存储器(RAM)220、主机接口230和处理器240。存储器控制器210可根据处理器240的控制来控制非易失性存储器装置300。存储器控制器210也可被称为存储器接口。存储器控制器210可将控制信号提供给非易失性存储器装置300。控制信号可包括控制非易失性存储器装置300的命令、地址和操作控制信号。存储器控制器210可将数据提供给非易失性存储器装置300或从非易失性存储器装置300接收数据。存储器控制器210可包括命令队列211、高速缓冲队列212和响应队列213。非易失性存储器装置300可执行诸如高速缓冲编程操作或高速缓冲读取操作的高速缓冲操作。高速缓冲编程操作可包括：将通过先前高速缓冲编程操作而存储在页面缓冲器320中的先前数据编程到存储器单元阵列310的操作以及将后续数据存储在页面缓冲器320中的操作，其中将后续数本文档来自技高网...

【技术保护点】
1.一种存储器系统，包括：非易失性存储器装置，包括存储器单元阵列和联接到所述存储器单元阵列的页面缓冲器；以及控制器，与所述非易失性存储器装置接口连接，其中所述控制器将关于高速缓冲命令的描述符从命令队列移动到高速缓冲队列，并且选择性地将移动到所述高速缓冲队列的所述描述符移动到响应队列，其中所述高速缓冲命令被传输到所述非易失性存储器装置。

【技术特征摘要】
2017.12.14 KR 10-2017-0172063;2018.10.02 KR 10-2011.一种存储器系统，包括：非易失性存储器装置，包括存储器单元阵列和联接到所述存储器单元阵列的页面缓冲器；以及控制器，与所述非易失性存储器装置接口连接，其中所述控制器将关于高速缓冲命令的描述符从命令队列移动到高速缓冲队列，并且选择性地将移动到所述高速缓冲队列的所述描述符移动到响应队列，其中所述高速缓冲命令被传输到所述非易失性存储器装置。2.根据权利要求1所述的存储器系统，其中所述控制器基于存储在所述命令队列中的所述描述符生成所述高速缓冲命令，并且将所生成的高速缓冲命令传输到所述非易失性存储器装置。3.根据权利要求2所述的存储器系统，其中所述非易失性存储器装置根据所述高速缓冲命令对所述存储器单元阵列和所述页面缓冲器执行高速缓冲操作，并且将包括所述高速缓冲操作的结果的状态信息传输到所述控制器。4.根据权利要求3所述的存储器系统，其中当从所述非易失性存储器装置提供了所述状态信息时，所述控制器将所述描述符从所述命令队列移动到所述高速缓冲队列。5.根据权利要求1所述的存储器系统，其中所述高速缓冲命令包括用于第一数据的第一高速缓冲编程命令和用于第二数据的第二高速缓冲编程命令，并且其中所述非易失性存储器装置基于所述第一高速缓冲编程命令执行将所述第一数据存储在所述页面缓冲器中的第一高速缓冲编程操作，并且基于所述第二高速缓冲编程命令执行将所述页面缓冲器中的第一数据编程到所述存储器单元阵列并且将所述第二数据存储在所述页面缓冲器中的第二高速缓冲编程操作。6.根据权利要求5所述的存储器系统，其中所述非易失性存储器装置将第一状态信息和第二状态信息传输到所述控制器，其中所述第一状态信息包括所述第一高速缓冲编程操作的结果，所述第二状态信息包括所述第二高速缓冲编程操作的结果，并且其中当从所述非易失性存储器装置接收到所述第一状态信息和所述第二状态信息时，所述控制器将对应于所述第一高速缓冲编程命令的第一高速缓冲编程描述符和对应于所述第二高速缓冲编程命令的第二高速缓冲编程描述符从所述命令队列移动到所述高速缓冲队列。7.根据权利要求6所述的存储器系统，其中当所述第二状态信息包括所述第二高速缓冲编程操作的失败信息时，所述控制器将所述第一高速缓冲编程描述符从所述高速缓冲队列移动到所述响应队列。8.根据权利要求7所述的存储器系统，其中所述控制器删除存储在所述命令队列、所述高速缓冲队列和所述响应队列中的描述符，并且将所述第一高速缓冲编程命令和所述第二高速缓冲编程命令顺序地重新传输到所述非易失性存储器装置。9.根据权利要求1所述的存储器系统，其中所述高速缓冲命令包括用于第一数据的第一高速缓冲读取命令和用于第二数据的第二高速缓冲读取命令，并且其中所述非易失性存储器装置基于所述第一高速缓冲读取命令执行从所述存储器单元阵列读取所述第一数据并将所述第一数据存储在所述页面缓冲器中的第一高速缓冲读取操作，并且基于所述第二高速缓冲读取命令执行将所述第一数据从所述页面缓冲器传输到所述控制器、从所述存储器单元阵列读取所述第二数据并且将所述第二数据存储在所述页面缓冲器中的第二高速缓冲读取操作。10.根据权利要求9所述的存储器系统，其中所述非易失性存储器装置将第一状态信息和第二状态信息传输到所述控制器，其中所述第一状态信息包括所述第一高速缓冲读取操作的结果，所述第二状态信息包括所述第二高速缓冲读取操作的结果，并且其中当从所述非易失性存储器装置接收到所述第一状态信息和所述第二状态信息时，所述控制器将对应于所述第一高速缓冲读取命令的第一高速缓冲读取描述符和对应于所述第二高速缓冲读取命令的第二高速缓冲读取描述符从所述命令队列移动到所述高速缓冲队列。11.根据权利要求10所述的存储器系统，其中所述控制器对所述第一数据执行错误校正码解码即ECC解码，并且当所述ECC解码失败时，将所述第一高速缓冲读取描述符从所述高速缓...

【专利技术属性】
技术研发人员：郑范，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR