一种高速缓存装置及数据高速读写终端制造方法及图纸

本申请公开了一种由处理器主板、DDRSDRAM以及QDR SRAM组成的高速缓存装置，将QDR SRAM颗粒基于常规DDR SDRAM采用的DIMM接口封装方式得到的QDR SRAM能够直接通过处理器已经存在的DIMM接口与处理器主板建立连接，这是由于QDR SRAM与DDR SDRAM在对随机地址存取效率上的差别与接口类型并无直接关系，不会影响QDR SRAM拥有的高存取效率特性，且由于无需更换处理器主板上的接口类型，能够以较低的改造程度带来更高的存取效率，满足银行等特殊应用场景的需求。本申请还同时公开了一种设置有该高速缓存装置的数据高速读写终端，具有上述有益效果。

【技术实现步骤摘要】
一种高速缓存装置及数据高速读写终端
本申请涉及数据存储硬件领域，特别涉及一种高速缓存装置及数据高速读写终端。
技术介绍
为公众所熟悉的，一台数据终端通常包括集成有处理器的主板和单独的数据存储装置，且主板上也设置有一些片内寄存器用于暂时存放一些数据，但这些片内寄存器的存储容量较小，当需要存储更多的数据时就需要拥有更大存储容量的片外存储单元。本申请仅讨论当该片外存储单元为数据读写速度较快、用来高速缓存数据的内存的情况。绝大多数情况下选用SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存取存储器)作为片外存储单元，SDRAM中的同步是指该类存储器工作时需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。但由于该类存储器只在上升沿进行读/写，使得读写效率较低，在对随机地址存取时效率更低。虽然采用DDR(DoubleDataRate，双倍速率，还能在下降沿进行读/写)方式得到的DDRSDRAM能将效率提升一倍，但依然不能满足银行等对随机地址进行存取时要求的效率。因此出现了一种对随机地址存取效率更高的内存—QDRSRAM，其中，SRAM(StaticRandomAccessMemory，静态随机存取存储器)是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。性能较高，对于随机地址存取能达到100％的效率，但容量小，集成度低；而采用QDR(QuadDataRateStatic，四倍速率)方式得到的QDRSRAM则拥有两独立的数据通道，数据读/写操作可以同时进行，属于全双工工作方式，有着较高的随机存取速率和较低的读写延时。但QDRSRAM只是一种标准，在标准制定过程中为其赋予了不同于DDRSDRAM的接口封装方式，也就是说其在处理器主板上的插槽也不同于DDRSDRAMDIMM，导致原先的处理器主板无法兼容QDRSRAM这类内存，若直接更换基于QDRSRAM接口的处理器主板，无疑会带来更高的实现成本。因此，如何提供一种既能满足特殊应用场景对随机地址存取效率的高要求，又能尽可能的降低实现成本是本领域技术人员亟待解决的问题。
技术实现思路
本申请的目的是提供一种由处理器主板、DDRSDRAM以及QDRSRAM组成的高速缓存装置，将QDRSRAM颗粒基于常规DDRSDRAM采用的DIMM接口封装方式得到的QDRSRAM能够直接通过处理器已经存在的DIMM接口与处理器主板建立连接，这是由于QDRSRAM与DDRSDRAM在对随机地址存取效率上的差别与接口类型并无直接关系，不会影响QDRSRAM拥有的高存取效率特性，且由于无需更换处理器主板上的接口类型，能够以较低的改造程度带来更高的存取效率，满足银行等特殊应用场景的需求。本申请的另一目的在于提供了一种设置有该高速缓存装置的数据高速读写终端。为实现上述目的，本申请提供一种高速缓存装置，该高速缓存装置包括处理器主板、DDRSDRAM以及QDRSRAM，所述处理器主板上设置有预设数量的DIMM，所述QDRSRAM是将QDRSRAM颗粒基于所述DIMM接口封装得到的，所述DDRSRAM和所述QDRSRAM均通过所述DIMM与所述处理器主板建立连接。可选的，所述处理器主板上还设置有：与所述DIMM数量相同的内存控制器，每个所述内存控制器与一个对应的DIMM相连，用于根据处理器的指令发起内存读/写请求命令。可选的，该高速缓存装置还包括：版本选择器，介于每个所述内存控制器和所述DIMM之间，一端与所述内存控制器相连、另一端与所述DIMM相连，用于识别每个连接于对应DIMM的内存的种类，并将识别信息发送至对应的内存控制器，以使对应的内存控制器根据所述识别信息调用相应种类内存的管理程序。可选的，该高速缓存装置还包括：在每个所述DIMM的一侧标记有的内存种类限定标记，对应的，每个与所述内存种类限定标记对应的内存控制器中仅存储有对应种类内存的管理程序。可选的，该高速缓存装置还包括：异常检测器，与每个所述内存控制器均相连，用于检测各所述内存控制器接收到的反馈数据是否存在错误，并上报存在错误的内存。可选的，所述QDRSRAM具有包括4个所述QDRSRAM颗粒和3个MUX级联芯片。可选的，所述处理器主板具体为FPGA主板。为实现上述目的，本申请还提供了一种数据高速读写终端，包括输入系统、查询系统、显示系统以及存储系统，所述存储系统设置有如上述内容所描述的高速缓存装置。显然，本申请所提供的一种由处理器主板、DDRSDRAM以及QDRSRAM组成的高速缓存装置，将QDRSRAM颗粒基于常规DDRSDRAM采用的DIMM接口封装方式得到的QDRSRAM能够直接通过处理器已经存在的DIMM接口与处理器主板建立连接，这是由于QDRSRAM与DDRSDRAM在对随机地址存取效率上的差别与接口类型并无直接关系，不会影响QDRSRAM拥有的高存取效率特性，且由于无需更换处理器主板上的接口类型，能够以较低的改造程度带来更高的存取效率，满足银行等特殊应用场景的需求。本申请同时还提供了一种设置有该高速缓存装置的数据高速读写终端，具有上述有益效果，在此不再赘述。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例提供的一种高速缓存装置的结构示意图；图2为本申请实施例提供的另一种高速缓存装置的结构示意图；图3为本申请实施例提供的高速缓存装置中QDRSRAM的结构示意图；图4为本申请实施所提供的一种根据不同内存类型使用不同类型内存控制器的高速缓存装置的结构示意图。具体实施方式本申请的核心是提供一种由处理器主板、DDRSDRAM以及QDRSRAM组成的高速缓存装置及设置有该高速缓存装置的数据高速读写终端，将QDRSRAM颗粒基于常规DDRSDRAM采用的DIMM接口封装方式得到的QDRSRAM能够直接通过处理器已经存在的DIMM接口与处理器主板建立连接，这是由于QDRSRAM与DDRSDRAM在对随机地址存取效率上的差别与接口类型并无直接关系，不会影响QDRSRAM拥有的高存取效率特性，且由于无需更换处理器主板上的接口类型，能够以较低的改造程度带来更高的存取效率，满足银行等特殊应用场景的需求。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。以下请参见图1，图1为本申请实施例提供的一种高速缓存装置的结构示意图，该高速缓存装置包括：处理器主板10、DDRSDRAM20以及QDRSRAM30，其中，处理器主板10上设置有预设数量的DIMM11，QDRSRAM30是将QDRSRAM3本文档来自技高网...

【技术保护点】
1.一种高速缓存装置，其特征在于，包括：处理器主板(10)、DDR SDRAM(20)以及QDR SRAM(30)，所述处理器主板(10)上设置有预设数量的DIMM(11)，所述QDR SRAM(30)是将QDR SRAM(31)颗粒基于所述DIMM接口封装得到的，所述DDR SRAM(20)和所述QDR SRAM(30)均通过所述DIMM(11)与所述处理器主板(10)建立连接。

【技术特征摘要】
1.一种高速缓存装置，其特征在于，包括：处理器主板(10)、DDRSDRAM(20)以及QDRSRAM(30)，所述处理器主板(10)上设置有预设数量的DIMM(11)，所述QDRSRAM(30)是将QDRSRAM(31)颗粒基于所述DIMM接口封装得到的，所述DDRSRAM(20)和所述QDRSRAM(30)均通过所述DIMM(11)与所述处理器主板(10)建立连接。2.根据权利要求1所述的高速缓存装置，其特征在于，所述处理器主板(10)上还设置有：与所述DIMM(11)数量相同的内存控制器(12)，每个所述内存控制器(12)与一个对应的DIMM(11)相连，用于根据处理器的指令发起内存读/写请求命令。3.根据权利要求2所述的高速缓存装置，其特征在于，还包括：版本选择器，介于每个所述内存控制器(12)和所述DIMM(11)之间，一端与所述内存控制器(12)相连、另一端与所述DIMM(11)相连，用于识别每个连接于对应DIMM(11)的内存的种类，并将识别信息发送至对...

【专利技术属性】
技术研发人员：王江为，任智新，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41