一种缓存系统、方法及装置制造方法及图纸

本发明专利技术实施例公开了一种缓存系统、方法及装置，所述系统包括中央处理器CPU芯片和核心存储介质cmem，其中，所述cmem集成在所述CPU芯片内部，并与所述CPU芯片中的运算单元相连；所述方法包括：访问内部集成的cmem获取输入数据；对所述输入数据进行处理获得处理完成的数据；将所述处理完成的数据通过所述cmem输出至内存单元。本发明专利技术实施例中CPU芯片无需访问内存单元获取数据，因此能够避免刷新、同步内存单元的操作，同时避免产生访问延时等待和抖动现象，节省数据同步、拷贝以及刷新的时间开销，从而提高整体系统的处理效率和运行效率。

A caching system, method and device

The embodiment of the invention discloses a device and a cache system and method, the system includes a central processor and CPU chip core storage medium CMEM, which the CMEM are integrated inside the CPU chip, and the operation unit and the CPU chip is connected; the method includes: accessing internal integration CMEM gets the input data; the input data are processed to obtain the data of the deal will be completed; processing the data through the CMEM output to the memory unit. The embodiment of the invention of CPU chip without accessing the memory unit to obtain data, so it can avoid synchronization refresh, memory unit operation, at the same time avoid access delay and jitter, save data synchronization, copy and refresh time overhead, thus improving the overall system treatment efficiency and operation efficiency.

【技术实现步骤摘要】
一种缓存系统、方法及装置
本专利技术实施例涉及计算机网络应用
，尤其涉及一种缓存系统、方法及装置。
技术介绍
一个完整的嵌入式系统包括CPU芯片(CentralProcessingUnit，中央处理器)处理单元、内存单元、外部存储单元、I/O(input/output，输入/输出端口)操作单元。CPU芯片处理单元处理数据时需要与内存单元进行传输数据等交互，然而CPU芯片的运行频率一般时几个GHZ，即使是与CPU芯片交互效率相对较高的内存单元一次传输周期一般是几百个时钟周期。因此，内存单元存储待处理数据的内存访问速度和CPU芯片的处理速度相差悬殊，致使CPU芯片资源大部分时间处于等待状态，从而导致系统运算资源的巨大浪费。目前，针对上述问题主要采用的解决方法为分级缓存方式，应用最广泛的是三级缓存机制。在三级缓存机制中，访问速度由CPU芯片向外依次递减，容量和访问速度依次增大。虽然分级缓存的方式可以在一定程度上提升系统的处理效率，但是CPU芯片在一段时间内处理的数据和指令都是一定范围内局部性的数据和指令。当程序中分支判断较多，单个分支处理流程较长，而且输入的数据没有规律时，CPU芯片本文档来自技高网...

【技术保护点】
一种缓存系统，其特征在于，包括，中央处理器CPU芯片和核心存储介质cmem，其中，所述cmem集成在所述CPU芯片内部，并与所述CPU芯片中的运算单元相连。

【技术特征摘要】
1.一种缓存系统，其特征在于，包括，中央处理器CPU芯片和核心存储介质cmem，其中，所述cmem集成在所述CPU芯片内部，并与所述CPU芯片中的运算单元相连。2.根据权利要求1所述的系统，其特征在于，还包括：独立内存单元和直接内存访问DMA控制器，其中，所述内存单元通过总线与所述CPU芯片相连接，所述DMA控制器与所述cmem相连接。3.一种缓存方法，应用于权利要求1或2任一所述的缓存系统中，其特征在于，包括：访问内部集成的cmem获取输入数据；对所述输入数据进行处理获得处理完成的数据；将所述处理完成的数据通过所述cmem输出至内存单元。4.根据权利要求3所述的方法，其特征在于，所述输入数据为直接内存访问DMA控制器从所述内存单元中读取，并发送至所述cmem的。5.根据权利要求3所述的方法，其特征在于，所述将所述处理完成的数据通过所述cmem输出至内存单元，包括：将所述处理完成的数据写入所述cmem；其中，所述cmem中存储的所述处理完成的数据由所述DMA控制器发送至所述内存单元，并通过所述内存单元发送至外部接口I/O操作单元。6.根据权利要求3所述的方法，其特征在于，所述访问内部集成的cmem获取输入数据，包括：采用预设规则将所述cmem空间的地址范围进行划分，形成第一范围和第二范围，其中，所述...

【专利技术属性】
技术研发人员：闫小龙，万月亮，王梅，
申请(专利权)人：北京锐安科技有限公司，
类型：发明
国别省市：北京,11