半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：在第一沟槽中形成第一栅介质层和位于第一栅介质层上的第一栅电极；在第二沟槽中形成第二栅介质层和位于第二栅介质层上的第二栅电极；刻蚀第一沟槽侧壁的部分第一栅介质层，在第一栅电极和第一介质层之间形成第一凹陷；刻蚀第二沟槽侧壁的部分第二栅介质层，在第二栅电极和第一介质层之间形成第二凹陷；形成第一保护层和第二保护层，第一保护层位于第一凹陷中，第二保护层位于第二凹陷中；以第一栅电极和第二栅电极为停止层，对第一介质层的表面、以及第一保护层和第二保护层的顶部表面进行修整研磨。所述方法提高了半导体器件的性能。

Semiconductor devices and their formation methods

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。然而，现有技术中无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的性能均较差。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，基底上具有第一介质层，第一介质层中具有贯穿第一介质层的第一沟槽和第二沟槽，第二沟槽的宽度大于第一沟槽的宽度；在第一沟槽中形成第一栅介质层和位于第一栅介质层上的第一栅电极，第一栅介质层位于第一沟槽的侧壁和底部；在第二沟槽中形成第二栅介质层和位于第二栅介质层上的第二栅电极，第二栅介质层位于第二沟槽的侧壁和底部；刻蚀第一沟槽侧壁的部分第一栅介质层，在第一栅电极和第一介质层之间形成第一凹陷；刻蚀第二沟槽侧壁的部分第二栅介质层，在第二栅电极和第一介质层之间形成第二凹陷；形成第一保护层和第二保护层，第一保护层位于第一凹陷中，第二保护层位于第二凹陷中；以第一栅电极和第二栅电极为停止层，对第一介质层的表面、以及第一保护层和第二保护层的顶部表面进行修整研磨。可选的，在垂直于第一沟槽延伸方向且平行于基底表面的方向上，所述第一沟槽的尺寸为26nm～30nm；在垂直于第二沟槽延伸方向且平行于基底表面的方向上，所述第二沟槽的尺寸为65nm～75nm。可选的，所述第一保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第二保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第一介质层的材料包括氧化硅；所述第一栅电极和第二栅电极的材料为金属。可选的，在刻蚀第一沟槽侧壁的部分第一栅介质层的过程中，刻蚀第二沟槽侧壁的部分第二栅介质层，形成所述第一凹陷和第二凹陷。可选的，形成所述第一保护层和第二保护层的方法包括：在所述第一凹陷和第二凹陷中、以及第一栅电极、第二栅电极和第一介质层上形成保护膜；研磨所述保护膜直至暴露出第一栅电极和第二栅电极的顶部表面、以及第一介质层表面，形成所述第一保护层和第二保护层。可选的，形成所述保护膜的工艺包括原子层沉积工艺；研磨所述保护膜的工艺包括化学机械研磨工艺。可选的，所述修整研磨的工艺包括化学机械研磨工艺。可选的，还包括：在形成所述第一介质层之前，在基底中形成第一源漏掺杂层和第二源漏掺杂层；第一介质层还位于第一源漏掺杂层和第二源漏掺杂层上，第一源漏掺杂层分别位于第一沟槽两侧，第二源漏掺杂层分别位于第二沟槽两侧；形成第一栅电极后，第一源漏掺杂层分别位于第一栅电极两侧的基底中；形成第二栅电极后，第二源漏掺杂层分别位于第二栅电极两侧的基底中；在第一栅电极两侧分别形成贯穿第一介质层的第一通孔，第一通孔暴露出第一源漏掺杂层表面，在形成第一通孔的过程中，在第二栅电极两侧分别形成贯穿第一介质层的第二通孔，第二通孔暴露出第二源漏掺杂层表面。可选的，还包括：在形成第一通孔和第二通孔之前，在第一保护层、第二保护层、第一栅电极、第二栅电极和第一介质层上形成第二介质层；第一通孔还贯穿第一栅电极两侧的第二介质层；第二通孔还贯穿第二栅电极两侧的第二介质层。可选的，还包括：在形成所述第二介质层之前，形成第三保护层，第三保护层位于第一保护层顶部表面、第一栅电极顶部表面、第二保护层的顶部表面、第二栅电极的顶部表面、以及第一介质层表面，第三保护层的介电常数大于第一介质层的介电常数且大于第二介质层的介电常数；第二介质层位于第三保护层表面；第一通孔还贯穿第一栅电极两侧的第三保护层；第二通孔还贯穿第二栅电极两侧的第三保护层。可选的，还包括：形成第一停止层和第二停止层，第一停止层位于第一源漏掺杂层表面，第二停止层位于第二源漏掺杂层表面；在形成第一通孔和第二通孔之前，第一介质层还覆盖第一停止层以及第二停止层；形成第一通孔和第二通孔后，第一通孔还贯穿第一停止层，第二通孔还贯穿第二停止层。可选的，还包括：在第一通孔中形成第一插塞，第一插塞和第一源漏掺杂层电学连接；在第二通孔中形成第二插塞，第二插塞和第二源漏掺杂层电学连接。可选的，在形成第一栅介质层和第一栅电极之前，第一沟槽的侧壁具有第一侧墙；形成第一栅介质层和第一栅电极之后，第一侧墙位于第一栅介质层和第一介质层之间；在形成第二栅介质层和第二栅电极之前，第二沟槽的侧壁具有第二侧墙；形成第二栅介质层和第二栅电极之后，第二侧墙位于第二栅介质层和第一介质层之间；所述第一凹陷位于第一栅电极和第一侧墙之间；所述第二凹陷位于第二栅电极和第二侧墙之间。本专利技术还提供一种半导体器件，包括：基底；位于基底上的第一介质层，第一介质层中具有贯穿第一介质层的第一沟槽和第二沟槽，第二沟槽的宽度大于第一沟槽的宽度；位于第一沟槽中的第一栅介质层和第一栅电极，第一栅介质层位于第一沟槽的底部和部分侧壁，第一栅电极位于第一栅介质层上，第一栅电极和第一介质层之间具有位于第一栅介质层上的第一凹陷；位于第二沟槽中的第二栅介质层和第二栅电极，第二栅介质层位于第二沟槽的底部和部分侧壁，第二栅电极位于第二栅介质层上，第二栅电极和第一介质层之间具有位于第二栅介质层上的第二凹陷；位于第一凹陷中的第一保护层；位于第二凹陷中的第二保护层。可选的，在垂直于第一沟槽延伸方向且平行于基底表面的方向上，所述第一沟槽的尺寸为26nm～30nm；在垂直于第二沟槽延伸方向且平行于基底表面的方向上，所述第二沟槽的尺寸为65nm～75nm。可选的，所述第一保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第二保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第一介质层的材料包括氧化硅；所述第一栅电极和第二栅电极的材料为金属。可选的，还包括：分别位于第一栅电极两侧的基底中的第一源漏掺杂层；分别位于第二栅电极两侧的基底中的第二源漏掺杂层；第一介质层还位于第一源漏掺杂层和第二源漏掺杂层上；位于第一栅电极两侧且贯穿第一介质层的第一通孔，第一通孔暴露出第一源漏掺杂层表面；位于第二栅电极两侧且贯穿第一介质层的第二通孔，第二通孔暴露出第二源漏掺杂层表面。可选的，还包括：位于第一保护层、第二保护层、第一栅电极、第二栅电极和第一介质层上的第二介质层；第一通孔还贯穿第一栅电极两侧的第二介质层；第二通孔还贯穿第二栅电极两侧的第二介质层。可选的，还包括：第三保护层，第三保护层位于第一保护层顶部表面、第一栅电极顶部表面、第二保护层的顶部表面、第二栅电极的顶部表面、以及第一介质层表面，第三保护层的介电常数本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底上具有第一介质层，第一介质层中具有贯穿第一介质层的第一沟槽和第二沟槽，第二沟槽的宽度大于第一沟槽的宽度；在第一沟槽中形成第一栅介质层和位于第一栅介质层上的第一栅电极，第一栅介质层位于第一沟槽的侧壁和底部；在第二沟槽中形成第二栅介质层和位于第二栅介质层上的第二栅电极，第二栅介质层位于第二沟槽的侧壁和底部；刻蚀第一沟槽侧壁的部分第一栅介质层，在第一栅电极和第一介质层之间形成第一凹陷；刻蚀第二沟槽侧壁的部分第二栅介质层，在第二栅电极和第一介质层之间形成第二凹陷；形成第一保护层和第二保护层，第一保护层位于第一凹陷中，第二保护层位于第二凹陷中；以第一栅电极和第二栅电极为停止层，对第一介质层的表面、以及第一保护层和第二保护层的顶部表面进行修整研磨。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底上具有第一介质层，第一介质层中具有贯穿第一介质层的第一沟槽和第二沟槽，第二沟槽的宽度大于第一沟槽的宽度；在第一沟槽中形成第一栅介质层和位于第一栅介质层上的第一栅电极，第一栅介质层位于第一沟槽的侧壁和底部；在第二沟槽中形成第二栅介质层和位于第二栅介质层上的第二栅电极，第二栅介质层位于第二沟槽的侧壁和底部；刻蚀第一沟槽侧壁的部分第一栅介质层，在第一栅电极和第一介质层之间形成第一凹陷；刻蚀第二沟槽侧壁的部分第二栅介质层，在第二栅电极和第一介质层之间形成第二凹陷；形成第一保护层和第二保护层，第一保护层位于第一凹陷中，第二保护层位于第二凹陷中；以第一栅电极和第二栅电极为停止层，对第一介质层的表面、以及第一保护层和第二保护层的顶部表面进行修整研磨。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在垂直于第一沟槽延伸方向且平行于基底表面的方向上，所述第一沟槽的尺寸为26nm～30nm；在垂直于第二沟槽延伸方向且平行于基底表面的方向上，所述第二沟槽的尺寸为65nm～75nm。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第二保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第一介质层的材料包括氧化硅；所述第一栅电极和第二栅电极的材料为金属。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在刻蚀第一沟槽侧壁的部分第一栅介质层的过程中，刻蚀第二沟槽侧壁的部分第二栅介质层，形成所述第一凹陷和第二凹陷。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一保护层和第二保护层的方法包括：在所述第一凹陷和第二凹陷中、以及第一栅电极、第二栅电极和第一介质层上形成保护膜；研磨所述保护膜直至暴露出第一栅电极和第二栅电极的顶部表面、以及第一介质层表面，形成所述第一保护层和第二保护层。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，形成所述保护膜的工艺包括原子层沉积工艺；研磨所述保护膜的工艺包括化学机械研磨工艺。7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述修整研磨的工艺包括化学机械研磨工艺。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一介质层之前，在基底中形成第一源漏掺杂层和第二源漏掺杂层；第一介质层还位于第一源漏掺杂层和第二源漏掺杂层上，第一源漏掺杂层分别位于第一沟槽两侧，第二源漏掺杂层分别位于第二沟槽两侧；形成第一栅电极后，第一源漏掺杂层分别位于第一栅电极两侧的基底中；形成第二栅电极后，第二源漏掺杂层分别位于第二栅电极两侧的基底中；在第一栅电极两侧分别形成贯穿第一介质层的第一通孔，第一通孔暴露出第一源漏掺杂层表面，在形成第一通孔的过程中，在第二栅电极两侧分别形成贯穿第一介质层的第二通孔，第二通孔暴露出第二源漏掺杂层表面。9.根据权利要求8所述的半导体器件的形成方法，其特征在于，还包括：在形成第一通孔和第二通孔之前，在第一保护层、第二保护层、第一栅电极、第二栅电极和第一介质层上形成第二介质层；第一通孔还贯穿第一栅电极两侧的第二介质层；第二通孔还贯穿第二栅电极两侧的第二介质层。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第二介质层之前，形成第三保护层，第三保护层位于第一保护层顶部表面、第一栅电极顶部表面、第二保护层的顶部表面、第二栅电极的顶部表面、以及第一介质层表面，第三保护层的介电常数大于第一介质层的介电常数且大于第二介质层的介电常数；第二介质层位于第三保护层表面；第一通孔还贯穿第一栅电极两侧的第三保护层；第二通孔还贯穿第二栅电极...

【专利技术属性】
技术研发人员：王智东，张城龙，涂武涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31