三维存储器及形成三维存储器的方法技术

本发明专利技术提供一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。

Three-Dimensional Memory and the Method of Forming Three-Dimensional Memory

The invention provides a method for forming a three-dimensional memory, which includes: providing a first semiconductor structure with a substrate, a stacking structure on the substrate and a channel hole through the stacking structure, in which a vertical channel structure is provided, forming an insulating hole through the stacking structure, and doping the bottom of the insulating hole. An array common source is formed on the substrate of the first semiconductor structure; an insulating part is formed in the insulating hole, which is electrically insulated from the contacting substrate; and a conductive contact electrically connected to the array common source is formed from the passive side of the first semiconductor structure.

【技术实现步骤摘要】
三维存储器及形成三维存储器的方法
本专利技术涉及三维存储器领域，尤其涉及一种三维存储器及形成三维存储器的方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发并大规模量生产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有垂直沟道结构的核心(core)区以及具有阶梯结构的阶梯区，多个存储阵列之间通过栅线隙(GateLineSlit，GLS)隔开，栅线隙沿Y轴方向延伸。由于栅线隙沿Y轴方向延伸，占用了较大的半导体结构表面的空间，意味着能够用于形成存储阵列的空间变小，将会降低存储空间的电荷存储密度。并且栅线隙沿Y轴方向延伸，使得半导体结构在X轴方向(垂直于栅线隙的方向)和Y轴方向不均衡，导致半导体结构发生翘曲。此外，由于栅线隙占用了较大的半导体结构表面的空间，形成与栅线隙中的源极导线的面积也会相应增加，使得存储阵列中栅极与源极导线的短接泄露风险增加。
技术实现思路
本专利技术要解决的技术问题是提供一种三维存储器及形成三维存储器的方法，以提高存储空间的电荷存储密度，避免半导体结构发生翘曲，降低栅极与源极导线的短接泄露风险。为解决上述技术问题，本专利技术的一方面提供了一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。在本专利技术的一实施例中，在所述绝缘孔中形成绝缘部的步骤包括：对所述绝缘孔抽真空形成空气隙，并用绝缘材料密封所述空气隙的顶端。在本专利技术的一实施例中，在所述绝缘孔中形成绝缘部的步骤包括：用绝缘材料填充所述绝缘孔。在本专利技术的一实施例中，所述堆叠结构中的绝缘孔与周围的沟道孔排列成重复单元。在本专利技术的一实施例中，所述重复单元为正N边形结构，其中N为不小于3的自然数。在本专利技术的一实施例中，从所述衬底的无源侧形成穿过所述阵列共源极的导电接触的步骤包括：对所述衬底进行打薄处理，形成与导电接触电连接的外围电路。在本专利技术的一实施例中，所述外围电路形成在所述第一半导体结构的无源侧上。在本专利技术的一实施例中，所述外围电路形成于第二半导体结构上，所述第二半导体结构与所述第一半导体结构键合。本专利技术的另一方面提供了一种三维存储器，所述三维存储器包括：第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；穿过所述堆叠结构的绝缘孔，所述绝缘孔底部的衬底具有阵列共源极；形成于所述绝缘孔中的绝缘部，所述绝缘部与接触的衬底电绝缘；电连接所述阵列共源极与外围电路的导电接触，所述外围电路位于所述第一半导体结构的无源侧。在本专利技术的一实施例中，所述绝缘部为空气隙。在本专利技术的一实施例中，所述绝缘部为填充于所述绝缘孔中的绝缘材料。在本专利技术的一实施例中，所述堆叠结构中的绝缘孔与周围的沟道孔排列成重复单元。在本专利技术的一实施例中，所述重复单元为正N边形结构，其中N为不小于3的自然数。在本专利技术的一实施例中，所述外围电路形成在所述第一半导体结构的无源侧上。在本专利技术的一实施例中，所述外围电路形成于第二半导体结构上，所述第二半导体结构与所述第一半导体结构键合。在本专利技术的一实施例中，与现有技术相比，本专利技术具有以下优点：本专利技术提供了一种三维存储器及形成三维存储器的方法，通过将阵列共源极从半导体结构无源侧的导电接触孔引出，而不是从栅线隙引出，可以显著降低阵列共源极引线占用的空间，从而提高存储空间的电荷存储密度，避免半导体结构发生翘曲，降低栅极与源极导线的短接泄露风险。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1A-1D是一种三维存储器的示意图；图2是根据本专利技术的一实施例的一种形成三维存储器的方法的流程图；图3A-3E是根据本专利技术的一实施例的一种形成三维存储器的方法的示例性的剖面示意图；图4是根据本专利技术的一实施例的一种三维存储器的俯视图；图5是根据本专利技术的一实施例的一种三维存储器的剖面图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。图1A-1D是一种三维存储器100的示意图。其中，图1A是三维存储器100立体图，图1B是三维存储器100沿Y方向的剖面示意图，图1C是三维存储器100的顶视图，图1D是三维存储器100的侧视图。参考图1A-1D所示，三维存储器100包括多个存储阵列101，存储阵列101可包括具有本文档来自技高网...

【技术保护点】
1.一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。

【技术特征摘要】
1.一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。2.根据权利要求1所述的形成三维存储器的方法，其特征在于，在所述绝缘孔中形成绝缘部的步骤包括：对所述绝缘孔抽真空形成空气隙，并用绝缘材料密封所述空气隙的顶端。3.根据权利要求1所述的形成三维存储器的方法，其特征在于，在所述绝缘孔中形成绝缘部的步骤包括：用绝缘材料填充所述绝缘孔。4.根据权利要求1所述的形成三维存储器的方法，其特征在于，所述堆叠结构中的绝缘孔与周围的沟道孔排列成重复单元。5.根据权利要求1所述的形成三维存储器的方法，其特征在于，所述重复单元为正N边形结构，其中N为不小于3的自然数。6.根据权利要求1所述的形成三维存储器的方法，其特征在于，从所述衬底的无源侧形成穿过所述阵列共源极的导电接触的步骤包括：对所述衬底进行打薄处理，形成与导电接触电连接的外围电路。7.根据权利要求6所述的形成三维存储器的方法，其特征在于，所述外围电路形成在所述第一...

【专利技术属性】
技术研发人员：肖莉红，华文宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42