3D NAND存储器及其形成方法技术

一种3D NAND存储器及其形成方法，其中所述形成方法，在第一沟道孔底部的凹槽中形成半导体外延层后，在所述沟道孔的侧壁和底部上形成电荷存储层；刻蚀所述沟道孔底部上电荷存储层，以金属硅化物层作为停止层，形成暴露出金属硅化物层的开口；去除所述金属硅化物层，使所述开口暴露出半导体外延层表面。通过在半导体外延层表面形成金属硅化物层，在形成金属硅化物层时，不会对第一沟道孔侧壁的牺牲层带来氧化，从而保证第一沟道孔的特征尺寸保持不变或变化很小，从而保证工艺的稳定性。

3D NAND Memory and Its Formation Method

A 3D NAND memory and its forming method are described. The forming method comprises forming a semiconductor epitaxy layer in a groove at the bottom of the first channel hole, forming a charge storage layer on the side wall and bottom of the channel hole, etching the charge storage layer on the bottom of the channel hole, and forming an opening exposing the metal silicide layer with a metal silicide layer as a stop layer. A silicide layer exposes the opening to the surface of the semiconductor epitaxy layer. By forming a metal silicide layer on the surface of the semiconductor epitaxy layer, the sacrificial layer on the side wall of the first channel hole will not be oxidized, thus ensuring that the characteristic size of the first channel hole remains unchanged or changes very little, thus ensuring the stability of the process.

【技术实现步骤摘要】
3DNAND存储器及其形成方法
本专利技术涉及半导体制作领域，尤其涉及一种3DNAND存储器及其形成方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3DNAND存储器。现有3DNAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠层；刻蚀所述堆叠层，在堆叠层中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxialGrowth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔中形成电荷存储层和沟道层，所述沟道层与外延硅层(SEG)连接；去除氮化硅层，在去除氮化硅层的位置形成栅极金属。现有的3DNAND存储器形成过程中，沟道孔的特征尺寸容易产生变化，影响了工艺的稳定性。
技术实现思路
本专利技术所要解决的技术问题是在3DNAND存储器形成过程中，怎样使得沟道孔的特征尺寸保持稳定，从而保持工艺的稳定性。本专利技术提供了一种3DNAND存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的第一堆叠结构，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层直至金属硅化物层，形成暴露出金属硅化物层的开口；去除部分或全部所述金属硅化物层，使所述开口暴露出半导体外延层表面。可选的，所述金属硅化物层的形成工艺为：在所述半导体外延层表面、第一沟道孔侧壁表面以及第一堆叠结构的表面形成金属层；进行退火，使得金属层与半导体外延层反应，形成金属硅化物层；去除未反应的金属。可选的，去除所述金属硅化物层时，所述金属硅化物层相对于第一沟道层、电荷存储层和半导体外延层具有高的刻蚀选择比。可选的，所述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层。可选的，还包括：在所述电荷存储层上形成第一沟道层；刻蚀所述第一沟道孔底部上的第一沟道层和电荷存储层直至金属硅化物层，形成暴露出金属硅化物层的开口。可选的，去除部分或全部所述金属硅化物层后，去除所述第一沟道层，在电荷存储层表面以及开口的底部和侧壁表面形成第二沟道层。可选的，除部分或全部所述金属硅化物层后，保留所述第一沟道层，在所述第一沟道层表面以及开口的底部和侧壁表面形成第二沟道层。可选的，还包括：在所述第一沟道孔中填充满沟道孔牺牲层；在所述第一堆叠结构上形成的牺牲层和隔离层交替层叠的第二堆叠结构；在所述第二堆叠结构中形成有贯穿第二堆叠结构厚度的第二沟道孔，所述第二沟道孔与第一沟道孔连通；去除所述沟道孔牺牲层；在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层。可选的，将牺牲层置换为控制栅。本专利技术还提供了一种3DNAND存储器，包括：半导体衬底，位于半导体衬底上的牺牲层和隔离层交替层叠的第一堆叠结构，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；位于所述半导体外延层表面的金属硅化物层；位于所述第一沟道孔侧壁和底部上的电荷存储层；位于所述第一沟道孔底部的电荷存储层中，暴露出金属硅化物的开口。可选的，所述金属硅化物层相对于第一沟道层、电荷存储层和半导体外延层具有高的刻蚀选择比。可选的，所述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层。可选的，还包括：位于电荷存储层上的第一沟道层；位于所述第一沟道孔底部上的第一沟道层和电荷存储层中，暴露出金属硅化物层的开口。可选的，还包括：位于所述第一堆叠结构上的牺牲层和隔离层交替层叠的第二堆叠结构，所述第二堆叠结构中具有贯穿第二堆叠结构厚度的第二沟道孔，所述第二沟道孔与第一沟道孔连通；电荷存储层位于所述第一沟道孔和第二沟道孔侧壁和底部上。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的3DNAND存储器的形成方法，通过在半导体外延层表面形成金属硅化物层，在形成金属硅化物层时，不会对第一沟道孔侧壁的牺牲层带来氧化，从而保证第一沟道孔的特征尺寸保持不变或变化很小，从而保证工艺的稳定性；并且，通过在所述半导体外延层表面形成金属硅化物层，后续在刻蚀去除第一沟道孔底部上的第一沟道层和电荷存储层形成开口时，所述金属硅化物层作为刻蚀的停止层能很好的保护半导体外延层的表面，保证半导体外延层表面的平坦度，提高了金属硅化物层底部的半导体外延层后续与第二沟道层接触时的性能；并且，在去除所述金属硅化物层时，所述金属硅化物层相对于第一沟道层、电荷存储层以及半导体外延层的具有高的刻蚀选择比，使得沟道孔中的第一沟道层和电荷存储层以及开口两侧暴露的第一沟道层和电荷存储层被刻蚀的量很少，从而进一步保证了第一沟道孔特征尺寸的稳定，同时，在去除金属硅化物层对底部的半导体外延层的刻蚀量很小，进一步保证了半导体外延层的平坦度。进一步，所述金属硅化物层的形成过程包括：在所述半导体外延层表面、第一沟道孔侧壁表面以及第一堆叠结构的表面形成金属层；进行退火，使得金属层与半导体外延层反应，形成金属硅化物层；去除未反应的金属，前述过程在形成金属硅化物层时，由于金属层与半导体外延层表面直接接触，形成的金属硅化物层的厚度不会受限于第一沟道孔的深度、尺寸和侧壁形貌的影响，使得形成的金属硅化物层的厚度为保持均匀，从而进一步使金属硅化物层底部剩余的半导体外延层表面能保持平坦，进一步提高了金属硅化物层底部的半导体外延层后续与第二沟道层接触时的性能。本专利技术的3DNAND存储器，3DNAND存储器在半导体外延层表面具有金属硅化物层，由于在形成金属硅化物层时，不会对第一沟道孔侧壁的牺牲层带来氧化，从而保证第一沟道孔的特征尺寸保持不变或变化很小；并且，在刻蚀去除第一沟道孔底部上的第一沟道层和电荷存储层形成开口时，所述金属硅化物层作为刻蚀的停止层能很好的保护半导体外延层的表面，保证半导体外延层表面的平坦度，提高了金属硅化物层底部的半导体外延层后续与第二沟道层接触时的性能。附图说明图1-16为本专利技术实施例3DNAND存储器的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所言，现有的3DNAND存储器形成过程中，沟道孔的特征尺寸容易产生变化，影响了工艺的稳定性。研究发现，现有技术形成电荷存储层和沟道层的过程一般包括：在沟道孔的侧壁和底部形成电荷存储层；在电荷存储层上形成第一沟道层；刻蚀去除沟道孔底部上的第一沟道层和电荷存储层，形成暴露出外延硅层(SEG)的表面开口；在所述开口中以及第一沟道层表面形成第二沟道层，所述第二沟道层和第一沟道层构成沟道层。而为了在形成开口时，防止外延硅层(SEG)表面受到损伤，一般在形成外延硅层(SEG)后，通过热氧化工艺在外延硅层(SEG)的表面形成一层氧化硅作为形成开口时的刻蚀停止层，而进行热氧化工本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的第一堆叠结构，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层直至金属硅化物层，形成暴露出金属硅化物层的开口；去除部分或全部所述金属硅化物层，使所述开口暴露出半导体外延层表面。

【技术特征摘要】
1.一种3DNAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的第一堆叠结构，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层直至金属硅化物层，形成暴露出金属硅化物层的开口；去除部分或全部所述金属硅化物层，使所述开口暴露出半导体外延层表面。2.如权利要求3所述的3DNAND存储器的形成方法，其特征在于，所述金属硅化物层的形成工艺为：在所述半导体外延层表面、第一沟道孔侧壁表面以及第一堆叠结构的表面形成金属层；进行退火，使得金属层与半导体外延层反应，形成金属硅化物层；去除未反应的金属。3.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，去除所述金属硅化物层时，所述金属硅化物层相对于第一沟道层、电荷存储层和半导体外延层具有高的刻蚀选择比。4.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层。5.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，还包括：在所述电荷存储层上形成第一沟道层；刻蚀所述第一沟道孔底部上的第一沟道层和电荷存储层直至金属硅化物层，形成暴露出金属硅化物层的开口。6.如权利要求5所述的3DNAND存储器的形成方法，其特征在于，去除部分或全部所述金属硅化物层后，去除所述第一沟道层，在电荷存储层表面以及开口的底部和侧壁表面形成第二沟道层。7.如权利要求5所述的3DNAND存储器的形成方法，其特征在于，去除部分或全部所述金属硅化物层后，保留所述第一沟道层，在所述第一沟道层表面以及开口...

【专利技术属性】
技术研发人员：李兆松，肖莉红，刘沙沙，卢峰，王恩博，邵明，王浩，杨号号，张勇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42