一种三维存储器及其制备方法技术

本发明专利技术公开了一种三维存储器及其制备方法；其中，所述三维存储器包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。

【技术实现步骤摘要】
一种三维存储器及其制备方法
本专利技术涉及存储器件
，尤其涉及一种三维存储器及其制备方法。
技术介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。为了获得更高的集成度以及数据存储密度，存储器的关键尺寸需要不断减小，对应的工艺成本及技术要求不断提高；在这种情况下，普通的平面存储器逐渐不能满足实际批量生产的需要，三维(3D)存储器应运而生。随着三维存储器叠层不断增加，器件中载流子通路的阻值逐渐升高。选择性外延层(SEG)作为三维存储器中下选择管的沟道层，同时作为存储区沟道层与高压P型阱区(HVPW)的连接层，其阻值对三维存储器的性能有着重要影响。不仅如此，下选择管的阈值电压(Vt)一方面受到SEG所在区域的竖直场的影响，另一方面还要受到HVPW中水平场的影响；水平场中载流子的导通能力也是影响存储器件工作的重要因素。此外，在三维存储器中，各个沟道通孔距离阵列共源极(ACS)的远近不同，因而导致各沟道通孔的下选择管的阈值电压之间存在差异，增大了Vt分布，不利于多态存储的需要。因此，如何进一步降低SEG阻值，提高水平场中载流子的导通能力，对下一代三维存储器件开发具有重要意义。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种三维存储器及其制备方法。为达到上述目的，本专利技术的技术方案是这样实现的：本专利技术实施例提供了一种三维存储器，包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。上述方案中，所述衬底包括第一半导体材料；所述半导体插塞包括所述第一半导体材料以及第二半导体材料；所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。上述方案中，所述第一半导体材料为硅，所述第二半导体材料为锗。上述方案中，所述衬底包括高压P型阱区，所述半导体插塞与所述高压P型阱区相接触。上述方案中，所述凹槽的侧壁具有沿所述沟道通孔径向向外凸出的尖角。上述方案中，所述衬底为单晶硅衬底，所述凹槽为sigma型。上述方案中，所述半导体插塞为外延层。上述方案中，所述外延层包括：覆盖于所述凹槽表面的外延种子层、覆盖于所述外延种子层的外延应力层以及覆盖于所述外延压力层的外延覆盖层，所述外延应力层至少位于所述凹槽内，所述外延覆盖层至少位于所述沟道通孔内。上述方案中，所述外延层的材料为锗硅，所述外延种子层以及所述外延覆盖层中的锗含量均小于所述外延应力层中的锗含量。上述方案中，所述外延应力层中的锗含量为10％-50％。上述方案中，所述外延种子层中的锗含量为0.1％-10％；所述外延覆盖层中的锗含量小于5％。本专利技术实施例还提供了一种三维存储器的制备方法，所述方法包括以下步骤：提供衬底；在所述衬底上形成叠层结构；形成穿过所述叠层结构的沟道通孔；在所述衬底的上表面形成位于所述沟道通孔下方的凹槽；在所述凹槽内形成延伸至所述沟道通孔的底部的半导体插塞，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；在所述沟道通孔内并在所述半导体插塞上形成沟道结构。上述方案中，所述衬底包括第一半导体材料；所述半导体插塞包括所述第一半导体材料以及第二半导体材料；所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。上述方案中，所述第一半导体材料为硅，所述第二半导体材料为锗。上述方案中，所述凹槽采用湿法刻蚀工艺形成。上述方案中，所述湿法刻蚀工艺中采用的刻蚀液包括四甲基氢氧化铵溶液。上述方案中，所述刻蚀液中还包括稀释的氢氟酸。上述方案中，所述凹槽的侧壁具有沿所述沟道通孔径向向外凸出的尖角。上述方案中，所述衬底为单晶硅衬底，所述凹槽为sigma型。上述方案中，所述半导体插塞为通过外延生长工艺而形成外延层。上述方案中，形成所述外延层的步骤具体包括：在所述凹槽内形成覆盖于所述凹槽表面的外延种子层；形成覆盖于所述外延种子层的外延应力层；形成覆盖于所述外延压力层的外延覆盖层；所述外延应力层至少位于所述凹槽内，所述外延覆盖层至少位于所述沟道通孔内。上述方案中，所述外延层的材料为锗硅，所述外延种子层以及所述外延覆盖层中的锗含量均小于所述外延应力层中的锗含量。上述方案中，所述外延应力层中的锗含量为10％-50％。上述方案中，所述外延种子层中的锗含量为0.1％-10％；所述外延覆盖层中的锗含量小于5％。上述方案中，所述外延生长工艺的反应温度为300-800摄氏度。在本专利技术实施例提供的三维存储器及其制备方法中，所述三维存储器包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。如此，由于晶格内原子间的相互作用，可以产生由凹槽向外的压应力，该压应力作用到所述衬底上，提高了衬底中的载流子迁移率，降低了三维存储器中水平场的导通电阻，从而减小了各沟道通孔与ACS距离不同造成的沟道阻值差异，使得Vt分布更加收敛，提高了存储器件的工作性能。附图说明图1为一实施例中提供的三维存储器结构剖面示意图；图2为本专利技术实施例提供的三维存储器结构剖面示意图；图3为本专利技术实施例提供的三维存储器的制备方法的流程示意图；图4a至图4e为本专利技术实施例提供的三维存储器的制备过程中的器件结构剖面示意图。附图标记说明：100、200-三维存储器；10、20-衬底；21-叠层结构；211-第一材料层；212-第二材料层；213-消耗层；12-外延层；22-半导体插塞/外延层；221-外延种子层；222-外延应力层；223-外延覆盖层；23-功能层；231-阻挡层；232-存储层；233-隧穿层；24-存储区沟道层；25-沟道保护层；26-金属栅极。具体实施方式下面将参照附图更详细地描述本专利技术公开的示例性实施方式。虽然附图中显示了本专利技术的示例性实施方式，然而应当理解，可以以各种形式实现本专利技术，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本专利技术，并且能够将本专利技术公开的范围完整的传达给本领域的技术人员。在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于，包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。2.根据权利要求1所述的三维存储器，其特征在于，所述衬底包括第一半导体材料；所述半导体插塞包括所述第一半导体材料以及第二半导体材料；所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。3.根据权利要求2所述的三维存储器，其特征在于，所述第一半导体材料为硅，所述第二半导体材料为锗。4.根据权利要求1所述的三维存储器，其特征在于，所述衬底包括高压P型阱区，所述半导体插塞与所述高压P型阱区相接触。5.根据权利要求1所述的三维存储器，其特征在于，所述凹槽的侧壁具有沿所述沟道通孔径向向外凸出的尖角。6.根据权利要求5所述的三维存储器，其特征在于，所述衬底为单晶硅衬底，所述凹槽为sigma型。7.根据权利要求1所述的三维存储器，其特征在于，所述半导体插塞为外延层。8.根据权利要求7所述的三维存储器，其特征在于，所述外延层包括：覆盖于所述凹槽表面的外延种子层、覆盖于所述外延种子层的外延应力层以及覆盖于所述外延压力层的外延覆盖层，所述外延应力层至少位于所述凹槽内，所述外延覆盖层至少位于所述沟道通孔内。9.根据权利要求8所述的三维存储器，其特征在于，所述外延层的材料为锗硅，所述外延种子层以及所述外延覆盖层中的锗含量均小于所述外延应力层中的锗含量。10.根据权利要求9所述的三维存储器，其特征在于，所述外延应力层中的锗含量为10％-50％。11.根据权利要求10所述的三维存储器，其特征在于，所述外延种子层中的锗含量为0.1％-10％；所述外延覆盖层中的锗含量小于5％。12.一种三维存储器的制备方法，其特征在于，所述方法包括以下步骤：提供衬底；在所述衬底上形成叠层结构；形成穿过所述叠层结构的沟道通孔；在所述衬底的上...

【专利技术属性】
技术研发人员：王启光，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42