3D NAND存储器的形成方法技术

一种3D NAND存储器的形成方法，包括：半导体衬底，半导体衬底上形成有堆叠结构，所述堆叠结构包括若干交替层叠的牺牲层和隔离层，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶；对所述台阶进行刻蚀，使得台阶的坡度变缓；对台阶进行刻蚀后，在第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在所述电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。本发明专利技术的方法防止台阶处的电荷存储层被刻断或损伤，从而防止存储器失效。

Formation of 3D NAND Memory

A method for forming a 3D NAND memory includes: a semiconductor substrate, on which a stacked structure is formed. The stacked structure includes several alternately stacked sacrificial layers and isolation layers. The stacked structure has a first channel hole and a second channel hole, the second channel hole is connected to the first channel hole, and the second channel hole has a pair relative to the first channel hole. A step is formed at the junction of the first channel hole and the second channel hole by quasi-offset; the step is etched to slow down the slope of the step; after etching the step, a charge storage layer is formed on the side wall and bottom of the first channel hole and the second channel hole; a channel sacrificial layer is formed on the charge storage layer; and channel holes on the bottom of the first channel hole are etched in turn. Sacrifice layer and charge storage layer form an opening. The method of the invention prevents the charge storage layer at the step from being cut or damaged, thereby preventing the memory from failing.

【技术实现步骤摘要】
3DNAND存储器的形成方法
本专利技术涉及半导体制作领域，尤其涉及一种3DNAND存储器的形成方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3DNAND存储器。现有的3DNAND存储器的制作过程包括：提供衬底，所述衬底上形成有隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成暴露出衬底表面的沟道孔；在沟道孔中形成存储结构；形成存储结构后，刻蚀所述堆叠结构，在堆叠结构中形成栅极隔槽；去除所述牺牲层，在去除牺牲层的位置形成控制栅；在所述栅极隔槽中填充导电材料，形成阵列共源极。而为了进一步提高存储容量，现有技术在形成所述堆叠结构时，通常会形成多层堆叠结构，每一层堆叠结构中均包括若干层交替层叠的牺牲层和隔离层，多层堆叠结构中形成有沟道孔；沟道孔中形成有存储结构，但是这种存储结构仍存在失效的问题。
技术实现思路
本专利技术所要解决的技术问题是怎样防止存储结构失效的问题。本专利技术提供了一种3DNAND存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括若干交替层叠的牺牲层和隔离层，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶；对所述台阶进行刻蚀，使得台阶的坡度变缓；对所述台阶进行刻蚀后，在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在所述电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。可选的，对所述台阶进行刻蚀采用溅射、干法刻蚀工艺或聚焦离子束刻蚀工艺。可选的，所述堆叠结构包括第一堆叠结构和位于第一堆叠结构上的第二堆叠结构，所述第一堆叠结构和第二堆叠结构均包括若干交替层叠的牺牲层和隔离层，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；所述第二堆叠结构中形成有贯穿第二堆叠结构厚度的第二沟道孔；所述开口暴露出半导体外延层的表面。可选的，所述第一堆叠结构和第二堆叠结构的形成过程包括：在所述半导体衬底上形成有第一堆叠结构；刻蚀所述第一堆叠结构，形成贯穿第一堆叠结构厚度的第一沟道孔；在所述第一沟道孔底部的半导体衬底中形成凹槽；在所述凹槽中形成有半导体外延层；在第一沟道孔中填充满牺牲材料层；在第一堆叠结构和牺牲材料层上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成有贯穿第二堆叠结构厚度的第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶。可选的，对所述台阶进行刻蚀之前，回刻蚀去除部分厚度的牺牲材料层。可选的，所述牺牲材料层回刻蚀的厚度大于台阶的横向宽度。可选的，所述牺牲材料层与第一堆叠结构和第二堆叠结构的材料不相同。可选的，在刻穿电荷存储层时，所述沟道孔牺牲层被同步刻蚀去除，或者在形成所述开口后，去除所述沟道孔牺牲层。可选的，在电荷存储层的表面上以及开口中形成沟道层；在沟道层上形成填充层，所述填充层填充满第一沟道孔和第二沟道孔。可选的，形成沟道层或形成填充层后，去除第一堆叠结构和第二堆叠结构中的牺牲层；在去除牺牲层的位置对应形成控制栅。可选的，所述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的3DNAND存储器的形成方法，在形成第二沟道孔后，对所述台阶进行刻蚀，使得台阶处的坡度变缓，后续在第一沟道孔和第二沟道孔中形成电荷存储层和位于电荷存储层上的沟道孔牺牲层时，坡度变缓的台阶处形成的电荷存储层和沟道孔牺牲层表面的坡度变缓，后续刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成(暴露出半导体外延层的表面的)开口时，坡度变缓的台阶处的沟道孔牺牲层对等离子的阻挡较少，使得坡度变缓的台阶处沟道孔牺牲层被刻蚀去除的量较少，使得坡度变缓的台阶处沟道孔牺牲层在整个形成开口的刻蚀过程中，台阶处的电荷存储层始终会有沟道孔牺牲层覆盖，以保护台阶处电荷存储层，从而防止台阶处的电荷存储层在形成开口的过程中被刻蚀穿或损伤，以防止NAND存储器失效。进一步，对所述台阶进行刻蚀之前，回刻蚀去除部分厚度的牺牲材料层，暴露出台阶下方的部分第一沟道孔的侧壁，在对台阶进行刻蚀时，使得台阶的坡度可以变得更缓，后续在第一沟道孔和第二沟道孔中形成电荷存储层和位于电荷存储层上的沟道孔牺牲层时，坡度更缓的台阶处形成的电荷存储层和沟道孔牺牲层表面的坡度更缓，在刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成(暴露出半导体外延层的表面的)开口时时，台阶的沟道孔牺牲层被去除的量更少，从而对台阶处的电荷存储层始终能进行更好的保护；此外，剩余的牺牲材料层可以防止第一堆叠结构受到刻蚀损伤。附图说明图1-图2为本专利技术一实施例中3DNAND存储器的形成过程的剖面结构示意图；图3-图16为本专利技术另一实施例中3DNAND存储器的形成过程的剖面结构示意图；图17-图22为本专利技术又一实施例中3DNAND存储器的形成过程的剖面结构示意图；图17-图27为本专利技术又一实施例中3DNAND存储器的形成过程的剖面结构示意图；图28-图35为本专利技术又一实施例中3DNAND存储器的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所言，现有的多层堆叠结构3DNAND存储器存在失效的问题。研究发现，多层堆叠结构3DNAND存储器存在失效问题的位置一般发生在多层堆叠结构的交界处，具体请图2中所述虚线框标示的20位置。经过进一步研究，上述问题产生的具体原因为：图1-2为本专利技术一实施例3DNAND存储器的形成过程的剖面结构示意图，首先请参考图1，在半导体衬底200上形成第一堆叠结构211，所述第一堆叠结构211包括若干交替层叠的牺牲层203和绝缘层204，所述第一堆叠结构211和半导体衬底200之间还可以形成缓冲氧化层201和介质层202；刻蚀所述第一堆叠结构211，形成贯穿第一堆叠结构211厚度的第一沟道孔205；形成第一沟道孔205后继续刻蚀底部的缓冲氧化层201和介质层202和部分半导体衬底200，在第一沟道孔205底部形成凹槽；在凹槽中通过外延工艺形成外延硅层207；在第一沟道孔205中填充满填充材料层；在第一堆叠结构211上形成第二堆叠结构212，所述第二堆叠结构212包括若干交替层叠的牺牲层209和绝缘层210；刻蚀所述第二堆叠结构212，形成贯穿第一堆叠结构211厚度的第二沟道孔215，所述第二沟道孔215与第一沟道孔205连通，所述第二沟道孔215相对于第一沟道孔205存在对准偏移，即第二沟道孔215的中轴线偏移第一沟道孔205的中轴线(中轴线为穿过第二沟道孔215或第一沟道孔205的中心并且垂直于半导体衬底200表面的直线)，使得第二沟道孔215和第一沟道孔205侧壁的交界位置形成台阶23；第二沟道孔215和本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括若干交替层叠的牺牲层和隔离层，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶；对所述台阶进行刻蚀，使得台阶的坡度变缓；对所述台阶进行刻蚀后，在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在所述电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。

【技术特征摘要】
1.一种3DNAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括若干交替层叠的牺牲层和隔离层，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶；对所述台阶进行刻蚀，使得台阶的坡度变缓；对所述台阶进行刻蚀后，在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在所述电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。2.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，对所述台阶进行刻蚀采用溅射、干法刻蚀工艺或聚焦离子束刻蚀工艺。3.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述堆叠结构包括第一堆叠结构和位于第一堆叠结构上的第二堆叠结构，所述第一堆叠结构和第二堆叠结构均包括若干交替层叠的牺牲层和隔离层，所述第一堆叠结构中具有贯穿第一堆叠结构厚度的第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽，所述凹槽中形成有半导体外延层；所述第二堆叠结构中形成有贯穿第二堆叠结构厚度的第二沟道孔；所述开口暴露出半导体外延层的表面。4.如权利要求3所述的3DNAND存储器的形成方法，其特征在于，所述第一堆叠结构和第二堆叠结构的形成过程包括：在所述半导体衬底上形成有第一堆叠结构；刻蚀所述第一堆叠结构，形成贯穿第一堆叠结构厚度的第一沟道孔；在所述第一沟道孔底部的半导体衬底...

【专利技术属性】
技术研发人员：霍宗亮，薛家倩，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42