一种半导体结构制造技术

本实用新型专利技术提供一种半导体结构，该半导体结构包括衬底、多个导电柱、导电填充体、保护介质层、凹槽、低K介质侧墙、密封层及气隙，其中，导电柱位于衬底上，导电填充体连接于导电柱上方，保护介质层位于衬底上，包围导电柱的侧面，并遮盖于导电填充体下方，凹槽位于相邻导电柱之间及相邻导电填充体之间，低K介质侧墙位于凹槽的侧壁，密封层遮盖于凹槽的开口上方，气隙位于凹槽内，由低K介质侧墙、衬底及密封层共同封闭。本实用新型专利技术的半导体结构中，导电互连结构之间具有气隙，气隙中可以包括空气，能够降低互连线的时间常数RC，从而提高器件的互连速度。本实用新型专利技术的制作方法能够降低低K材质的损伤，从而增加互连结构的稳定性与可靠性。

A Semiconductor Structure

The utility model provides a semiconductor structure, which comprises a substrate, a plurality of conductive pillars, conductive fillers, protective dielectric layers, grooves, low K dielectric side walls, sealing layers and air gaps. The conductive pillar is located on the substrate, the conductive filler is connected above the conductive pillar, the protective dielectric layer is located on the substrate, surrounds the side of the conductive pillar, and covers under the conductive filler. The groove is located between adjacent conductive pillars and adjacent conductive fillers. The low K dielectric side wall is located on the side wall of the groove. The sealing layer covers the opening of the groove. The air gap is located in the groove, and is closed by the low K dielectric side wall, the substrate and the sealing layer. In the semiconductor structure of the utility model, there is an air gap between the conductive interconnection structures, and the air gap can include air, which can reduce the time constant RC of the interconnection line, thereby improving the interconnection speed of the devices. The manufacturing method of the utility model can reduce the damage of low K material, thereby increasing the stability and reliability of the interconnection structure.

【技术实现步骤摘要】
一种半导体结构
本技术属于集成电路
，涉及一种半导体结构。
技术介绍
动态随机存储器(英文：DynamicRandomAccessMemory，简称DRAM)是一种广泛应用多计算机系统的半导体存储器。DRAM结构包括晶体管、字元线、位元线、电容、金属互连，外缘区域。随着集成电路制程工艺的不断提高，半导体制程的关键尺寸不断缩小，芯片上互连线的截面积和线间距离也随之持续下降，因此互连线电阻R和寄生电容C提高，这导致互连线的时间常数RC大幅度提高。互连线的时间常数RC在集成电路总延迟中所占的比例越来越大，成为限制互连速度的主要原因。根据互连线的时间常数RC的计算方法，在选择低电阻率和电迁移率的金属材料之外，还可以采用介电常数K较低的介质材料来有效降低RC，从而提高器件的响应速度等参数。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构，用于解决现有技术中互连线的时间常数RC较高，导致器件响应速度慢的问题。为实现上述目的及其他相关目的，本技术提供一种半导体结构，包括：衬底；多个导电柱，位于所述衬底上；导电填充体，连接于所述导电柱上方；保护介质层，位于所述衬底上，包围本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：衬底；多个导电柱，位于所述衬底上；导电填充体，连接于所述导电柱上方；保护介质层，位于所述衬底上，包围所述导电柱的侧面，并遮盖于所述导电填充体下方；凹槽，位于相邻所述导电柱之间及相邻所述导电填充体之间，所述凹槽的侧壁包括所述导电填充体的侧壁及所述保护介质层的侧壁；低K介质侧墙，位于所述凹槽的侧壁；密封层，遮盖于所述凹槽的开口上方；气隙，位于所述凹槽内，由所述低K介质侧墙、所述衬底及所述密封层共同封闭。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；多个导电柱，位于所述衬底上；导电填充体，连接于所述导电柱上方；保护介质层，位于所述衬底上，包围所述导电柱的侧面，并遮盖于所述导电填充体下方；凹槽，位于相邻所述导电柱之间及相邻所述导电填充体之间，所述凹槽的侧壁包括所述导电填充体的侧壁及所述保护介质层的侧壁；低K介质侧墙，位于所述凹槽的侧壁；密封层，遮盖于所述凹槽的开口上方；气隙，位于所述凹槽内，由所述低K介质侧墙、所述衬底及所述密封层共...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34