一种VCSEL阵列结构及其制备方法技术

本发明专利技术提供一种VCSEL阵列结构及其制备方法，VCSEL阵列结构包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极，还包括至少一个与所述沟槽连通的氧化孔，所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层。通过设置蚀刻截止层将蚀刻有效截止在氧化层，既确保了氧化充分，又有效避免了因有源层外露导致的失效、老化等问题。

【技术实现步骤摘要】
一种VCSEL阵列结构及其制备方法
本专利技术涉及一种VCSEL芯片
，尤其涉及一种VCSEL阵列结构及其制备方法。
技术介绍
随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。目前，VCSEL芯片已制成阵列结构，例如图1所示的结构，GaAs衬底1’、N型DBR层2’、MQW层3’、氧化限制层4’、P型DBR层5’、GaAs层6’和环形电极7’依次叠设置，然后从环形电极7’蚀刻至MQW层3’出沟槽以对氧化层4’进行氧化。该结构中，MQW层3’外露导致漏电，进而造成芯片老化和失效。
技术实现思路
有鉴于此，本专利技术的目的为：提供一种既能够确保氧化充分又不会致使有源层外露的VCSEL阵列结构及其制备方法。本专利技术提供的一个技术方案为：一种VCSEL阵列结构，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧本文档来自技高网...

【技术保护点】
1.一种VCSEL阵列结构，其特征在于，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极，还包括至少一个与所述沟槽连通的氧化孔，所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层。

【技术特征摘要】
1.一种VCSEL阵列结构，其特征在于，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极，还包括至少一个沟槽，所述沟槽自所述电极延伸至所述第二DBR层，至少一个的所述沟槽隔离出两个以上的裸露单元，每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极，还包括至少一个与所述沟槽连通的氧化孔，所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层。2.根据权利要求1所述的VCSEL阵列结构，所述蚀刻截止层的蚀刻条件与所述第二DBR层、欧姆接触层和电极的蚀刻条件不相同。3.根据权利要求1所述的VCSEL阵列结构，所述蚀刻截止层的组成元素包括In和P。4.根据权利要求3所述的VCSEL阵列结构，其特征在于，所述蚀刻截止层中In的含量范围为40%-60%。5.根据权利要求2或3所述的VCSEL阵列结构，其特征在于，所述蚀刻截止层的折射率范围为1.92-1.98，所述蚀刻截止层的厚度的计算公式为D=λ/4n，其中D为所述蚀刻截止层的厚度，λ为VCSEL阵列结构的波长，n为所述蚀刻截止层的折射率。6...

【专利技术属性】
技术研发人员：彭钰仁，贾钊，赵炆兼，郭冠军，曹广亮，赵丽，
申请(专利权)人：厦门乾照半导体科技有限公司，
类型：发明
国别省市：福建,35