基于Nano-LED应用的外延结构、芯片及制备方法技术

本发明专利技术提供了一种基于Nano

【技术实现步骤摘要】
基于Nano
‑
LED应用的外延结构、芯片及制备方法


[0001]本专利技术涉及发光二极管领域，尤其涉及一种基于Nano
‑
LED应用的外延结构、芯片及制备方法。

技术介绍

[0002]LED，即Light Emitting Diode的缩写，译为发光二极管。LED与普通二极管一样，都存在PN结。存在InGaN/GaN量子阱结构的LED，当在两端加上正向电压后，从P区注入向N区运动的空穴和由N区注入向P区运动的电子，在量子阱结构处相遇并复合发光。基于GaN基LED的照明产品，已经逐步取代了白炽灯和荧光灯，成为新一代的照明光源。LED具有节能、环保以及寿命长、发光效率高等特点。LED芯片的典型尺寸在毫米量级，通过进一步缩小LED芯片，在纳米量级的范围内制造成百上千个nano
‑
LED阵列。通过尺寸的缩小，nano
‑
LED会呈现发光局域化、饱和电流密度更高、输出光功率密度更高的特点，从而进一步提高LED的发光效率。
[0003]针对nano
‑
LED，通过纳米光刻技术在LED外延片上实现纳米级LED芯片的分离，成为热点之一；然而，采用纳米光刻技术在LED外延片上实现纳米级LED芯片的分离成本极高，普通企业因为无法得到昂贵的纳米光刻设备而无法实现此技术。
[0004]有鉴于此，本专利技术人专门设计了一种基于Nano
‑
LED应用的外延结构、芯片及制备方法，本案由此产生。

技术实现思路

>[0005]本专利技术的目的在于提供一种基于Nano
‑
LED应用的外延结构、芯片及制备方法，以解决在LED外延结构上实现纳米级LED芯片的分离的技术问题。
[0006]为了实现上述目的，本专利技术采用的技术方案如下：
[0007]一种基于Nano
‑
LED应用的外延结构，包括：
[0008]图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
[0009]形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层。
[0010]优选地，所述外延叠层与对应所述凸起的几何中心在同一水平位置。
[0011]优选地，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
[0012]优选地，所述凸起呈圆锥状或梯形状。
[0013]优选地，所述凸起底面的水平宽度不超过500nm。
[0014]优选地，在所述uGaN层与所述图形化衬底之间还设有缓冲层，所述缓冲层的水平高度不超过所述凸起高度的一半。
[0015]优选地，在所述有源区和p型GaN层之间设有电子阻挡层。
[0016]一种基于Nano
‑
LED应用的外延结构的制备方法，所述制备方法包括如下步骤：
[0017]S01、提供一图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
[0018]S02、形成于所述凹槽内并覆盖各所述凸起表面生长的若干个外延叠层，且相邻两个外延叠层通过所述隔离柱相互隔离形成独立单元；所述外延叠层至少包括沿生长方向依次堆叠的缓冲层、uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起。
[0019]优选地，所述图形化衬底的形成工艺包括：
[0020]1)提供一生长衬底；
[0021]2)在所述生长衬底表面沉积一介质层；
[0022]3)在介质层上旋涂一层纳米压印胶，通过纳米压印工艺在所述介质层表面形成掩膜图形层；
[0023]4)采用刻蚀工艺，选择性刻蚀所述掩膜图形层和介质层，进而在所述生长衬底界面上刻蚀出形成图形化衬底，使所述图形化衬底的图形包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽。
[0024]优选地，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
[0025]一种Nano
‑
LED芯片的制备方法，包括如下步骤：
[0026]B01、提供前述的基于Nano
‑
LED应用的外延结构；
[0027]B02、在所述隔离柱表面注入耐热型树脂类胶体，使所述耐热型树脂类胶体的顶表面与所述外延叠层的顶表面在同一水平高度；
[0028]B03、在所述p型GaN层表面蒸镀第一ITO层及金属反射镜；
[0029]B04、通过键合工艺将步骤B03所形成的结构键合至导电基板，且所述导电基板形成于所述金属反射镜背离所述第一ITO层的一侧表面；
[0030]B05、去除所述图形化衬底、缓冲层、uGaN层及耐热型树脂类胶体，以裸露各所述n型GaN层，并形成独立的发光单元；
[0031]B06、在各所述n型GaN层的表面形成n型电极；
[0032]B07、在各所述n型GaN层的裸露面依次形成第二ITO层及荧光粉，通过蓝光激发所述荧光粉实现白色发光。
[0033]一种Nano
‑
LED芯片，所述Nano
‑
LED芯片通过上述的制备方法而获得。
[0034]经由上述的技术方案可知，本专利技术提供的基于Nano
‑
LED应用的外延结构及Nano
‑
LED芯片，通过：所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起。从而，基于由隔离柱相互隔离且呈阵列分布的多个凸起所构成的图形化衬底，可在各所述凸起表面形成相互隔离的若干个外延叠层，也即每个凸起形成一个独立的发光单元；进而可很好地实现发光单元的外延材料的应力释放，获得高质量的外延材料，使得小电流下的Nano
‑
LED芯片拥有高的发光效率。
[0035]进一步地，通过设置：凸起底面的水平宽度为L，高度为H，则L≥1.5H；使所述凸起具有高宽比，在保证纳米压印工艺更容易实现的同时，可增大LED的发光角度，使得Nano
‑
LED在显示技术上的应用具有更高的发光视角。
[0036]本专利技术还提供了一种基于Nano
‑
LED应用的外延结构的制备方法，在实现上述微型发光元件的有益效果的同时，其工艺制作简单便捷，便于生产化；避免了Nano
‑
LED的制造成本高昂难推广的问题。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于Nano
‑
LED应用的外延结构，其特征在于，包括：图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层。2.根据权利要求1所述的基于Nano
‑
LED应用的外延结构，其特征在于，所述外延叠层与对应所述凸起的几何中心在同一水平位置。3.根据权利要求1所述的基于Nano
‑
LED应用的外延结构，其特征在于，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。4.根据权利要求1所述的基于Nano
‑
LED应用的外延结构，其特征在于，所述凸起呈圆锥状或梯形状。5.根据权利要求1所述的基于Nano
‑
LED应用的外延结构，其特征在于，所述凸起底面的水平宽度不超过500nm。6.根据权利要求1所述的基于Nano
‑
LED应用的外延结构，其特征在于，在所述uGaN层与所述图形化衬底之间还设有缓冲层，所述缓冲层的水平高度不超过所述凸起高度的一半。7.一种基于Nano
‑
LED应用的外延结构的制备方法，其特征在于，所述制备方法包括如下步骤：S01、提供一图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；S02、形成于所述凹槽内并覆盖各所述凸起表面的若干个外延叠层，且相邻两个外延叠层通过所述隔离柱相互隔离形成独立单元；所述外延叠层至少包括沿生长方向依次堆叠的缓冲层、uGaN层、n型GaN层、有源区以及p...

【专利技术属性】
技术研发人员：林志伟，陈凯轩，蔡建九，曲晓东，赵斌，
申请(专利权)人：厦门乾照半导体科技有限公司，
类型：发明
国别省市：