用于半导体晶片检验的缺陷标记制造技术

本文中描述用于准确地定位先前由检验系统检测到的掩埋缺陷的方法及系统。在晶片的表面上由检验系统检测到的掩埋缺陷附近做出物理标记。另外，所述检验系统在至少两个维度上准确地测量所述所检测缺陷与所述物理标记之间的距离。将所述晶片、对所述标记的标称位置的指示以及对所述所检测缺陷与所述标记之间的所述距离的指示传送到材料移除工具。所述材料移除工具(例如，聚焦离子束FIB机械加工工具)从所述晶片的所述表面所述掩埋缺陷上方移除材料直到使所述掩埋缺陷对基于电子束的测量系统可见为止。随后，采用所述基于电子束的测量系统来进一步分析所述缺陷。

Defect Marking for Semiconductor Wafer Inspection

This paper describes a method and system for accurately locating buried defects previously detected by the inspection system. \u5728\u6676\u7247\u7684\u8868\u9762\u4e0a\u7531\u68c0\u9a8c\u7cfb\u7edf\u68c0\u6d4b\u5230\u7684\u63a9\u57cb\u7f3a\u9677\u9644\u8fd1\u505a\u51fa\u7269\u7406\u6807\u8bb0\u3002 In addition, the inspection system accurately measures the distance between the detected defect and the physical marker on at least two dimensions. The wafer, an indication of the nominal position of the tag and an indication of the distance between the detected defect and the tag are transmitted to the material removal tool. The material removal tool (e.g., focused ion beam FIB machining tool) removes the material from the buried defect on the surface of the wafer until the buried defect is visible to the electron beam-based measurement system. Subsequently, the defect is further analyzed using the measurement system based on the electron beam.

【技术实现步骤摘要】
【国外来华专利技术】用于半导体晶片检验的缺陷标记相关申请案的交叉参考本专利申请案依据35U.S.C.§119主张于2016年9月27日提出申请的标题为“用于半导体晶片检验的缺陷标记(DefectMarkingforSemiconductorWaferInspection)”的第62/400,182号美国临时专利申请案的优先权，所述申请案的标的物以其全文引用的方式并入本文中。
所描述实施例涉及用于表面检验的系统，且更特定来说涉及半导体晶片检验模态。
技术介绍
通常通过施加于衬底或晶片的一系列处理步骤而制作例如逻辑装置及存储器装置等半导体装置。半导体装置的各种特征及多个结构层级是通过这些处理步骤而形成。举例来说，除其它外，光刻是涉及在半导体晶片上产生图案的一种半导体制作工艺。半导体制作工艺的额外实例包含但不限于化学机械抛光、蚀刻、沉积及离子植入。可在单个半导体晶片上制作多个半导体装置，且接着将其分离成个别半导体装置。在半导体制造工艺期间的各个步骤处使用检验工艺来检测晶片上的缺陷以促成较高合格率。随着设计规则及工艺窗的大小持续缩小，在维持高吞吐量的同时需要检验系统来捕获更广范围的物理缺陷。另外，存储器架构及逻辑架构从二维浮删架构转变为全三维几何形状。在一些实例中，薄膜堆叠及经蚀刻结构是极深的(例如，三微米深且更深)。对掩埋于这些结构内的缺陷的测量对于实现所要性能等级及装置合格率来说是至关重要的，但这些测量已证明对于传统测量系统及技术来说颇具挑战性。在一些实例中，采用电子测试来检测掩埋缺陷。然而，多个装置层必须在执行电子测试之前被制作。因此，缺陷无法在生产循环早期被检测出。因此，执行电子测试过于昂贵，特别是在生产工艺的研究及开发以及量产阶段，在所述阶段中对缺陷的快速评估是至关重要的。在一些其它实例中，对晶片进行逆向处理(de-process)以发现掩埋缺陷。晶片逆向处理通过移除若干层来破坏晶片以显露出使用传统光学或电子束检验检测到的所关注缺陷(DOI)。此方法极其慢，在每一层处均需要替代工艺流程，且替代工艺可产生会干扰DOI检测的缺陷。另外，一些层上的一些DOI无法轻易地通过晶片逆向处理而显露出。在一些其它实例中，可基于x射线测量技术而检测掩埋缺陷。举例来说，可采用x射线衍射测量系统或相干x射线成像系统来检测掩埋缺陷。基于x射线的测量技术具有非破坏性优势，但吞吐量相当低。在一些其它实例中，直接采用电子束检验(EBI)来检测掩埋缺陷。然而，EBI检测在大致1微米的深度外的缺陷的能力是极其有限的。在许多实例中，EBI限于远小于1微米(例如，小于五十纳米)的深度。此限制归因于在发生样本失真或破坏之前电子剂量的实际极限。因此，EBI作为用于厚三维结构的缺陷检测工具的有效性是有限的。一些传统光学检验技术已被证明能有效地检测掩埋于相对厚层中的缺陷。在一个实例中，在不同焦深处采用共焦光学检验。共焦成像从焦平面上方及焦平面下方的结构清除假性光学信号或滋扰光学信号。第2014/0300890号美国专利公开案中进一步详细地描述了共焦光学检验技术，所述专利公开案以其全文引用的方式并入本文中。在另一实例中，采用旋转照射束来检测相对厚层中的掩埋缺陷。第2014/0268117号美国专利公开案中进一步详细地描述了利用旋转照射束的光学检验，所述专利公开案以其全文引用的方式并入本文中。在另一实例中，采用不同照射波长范围来检测掩埋缺陷，如第9,075,027号美国专利中进一步详细描述，所述美国专利以其全文引用的方式并入本文中。在又一实例中，采用多个离散光谱带来检测掩埋缺陷，如第8,912,495号美国专利中进一步详细描述，所述专利以其全文引用的方式并入本文中。尽管传统光学检验技术已被证明可用于检测厚层中的可能缺陷，但测量结果通常不足以将所述缺陷识别为所关注缺陷且不足以以高可信度对所述缺陷进行分类。在一些实例中，在不验证的情况下接受光学测量结果。然而，基于未经验证的光学测量结果而做出工艺决策有引入工艺误差的风险，所述误差会导致时间及资源浪费。在一些实例中，光学检验工具记录在晶片上检测到的缺陷的位置。随后，将晶片连同所记录位置一起传送到聚焦离子束(FIB)机械加工工具。FIB工具切削掉晶片材料层以显露出潜在所关注缺陷(DOI)。随后，通过传统光学或电子束检验技术(例如，扫描电子显微术)检验潜在DOI。遗憾地，FIB工具的材料移除速率是极其低的。另外，FIB工具以大致1微米的准确度定位以光学方式检测到的缺陷的能力是有限的。由于此不确定性，在识别实际缺陷位置之前需要大量时间来切削掉材料。通常，如果可完全找到缺陷，那么对一个缺陷的FIB处理需要大致一小时。期望改善对掩埋于垂直半导体装置(例如3D存储器、VNAND存储器或其它垂直结构)中的所关注缺陷的检测。
技术实现思路
本文中描述用于准确地定位先前通过光学或x射线检验系统检测到的掩埋缺陷的方法及系统。在一个方面中，在晶片的表面上由检验系统检测到的掩埋缺陷附近做出物理标记。还采用所述检验系统在至少两个维度上准确地测量所检测缺陷与物理标记之间的距离。将所述晶片、对所述标记的标称位置的指示以及对所述所检测缺陷与所述标记之间的所述距离的指示传送到包含材料移除工具及基于电子束的测量系统的另一晶片处理系统。所述基于电子束的测量系统无法直接检测或验证掩埋于相对厚半导体结构中的缺陷。但所述系统能够准确地定位晶片的表面上的物理标记。在准确地定位物理标记之后，基于电子束的系统能够基于所检测缺陷与从检验系统接收的物理标记之间的距离而准确地定位掩埋缺陷。所述材料移除工具(例如，聚焦离子束(FIB)机械加工工具)从所述晶片的所述表面所述掩埋缺陷上方移除材料直到使所述掩埋缺陷对基于电子束的测量系统可见为止。随后，采用所述基于电子束的测量系统来进一步分析所述缺陷。在由检验工具发现的缺陷的位置附近产生物理标记。一般来说，可以许多不同方式产生物理标记。在一些实施例中，物理标记是通过脉冲激光器产生。激光器的波长、功率及脉冲持续时间经选择以在晶片表面上形成小标记。在一些实例中，激光能量被晶片的顶部层吸收以在表面处形成标记。在一些其它实例中，激光能量被下伏层或衬底吸收。在这些实例中，会在表面处产生凸块或其它材料干扰物。在一些实施例中，物理标记是由通过机械接触在晶片的表面上产生标记的机械探针(例如，手写笔、压头、原子力显微镜(AFM)探针等)产生。在一些实施例中，物理标记是由经配置以利用电子来轰击晶片以产生热量的电子束源产生。在一些实例中，电子束可分解存在于电子束附近的真空室中的有机材料。电子束将经分解材料输送到晶片的表面，所述经分解材料粘附到所述表面，从而留下标记。在其它实施例中，束聚焦于晶片的表面下方且所产生的热量致使凸块形成于晶片的表面上。一般来说，标记的物理形状及大小有助于快速获取图像且有助于基于图像而相对于掩埋缺陷准确地定位标记。标记经定位成足够靠近相关联掩埋缺陷，使得标记及掩埋缺陷两者均在结合材料移除工具被利用的检验系统及成像系统的视域内。优选地，标记的形状是对称的。尽管可使单个标记与特定掩埋缺陷相关联，但可优选地在每一掩埋缺陷附近产生一个以上标记。在一些实施例中，使两个或多于两个标记与掩埋缺陷相关联。以此方式，可在两个维度上相对于标记而准本文档来自技高网...

【技术保护点】
1.一种缺陷定位系统，其包括：标记工具，其经配置以在缺陷附近的一或多个位置处物理地标记晶片的表面，所述缺陷掩埋于在所述晶片上制作的垂直堆叠式半导体结构中；及光学检验工具，其包括：照射源，其经配置以产生大量照射光；照射子系统，其经配置以将所述大量照射光聚焦于安置在晶片上的垂直堆叠式半导体结构处；聚光子系统，其经配置以聚集响应于所述所聚焦照射光而来自所述垂直堆叠式结构的光；检测器，其经配置以检测所述所聚集光且产生指示所述大量所聚集光的一或多个输出信号；及计算系统，其经配置以：接收所述一或多个输出信号；基于所述一或多个输出信号而确定所述掩埋缺陷的位置；基于所述一或多个输出信号而确定所述一或多个物理标记的位置；及在平行于所述晶片的所述表面的至少两个维度上确定所述掩埋缺陷的所述位置与所述一或多个物理标记的所述位置之间的距离。

【技术特征摘要】
【国外来华专利技术】2016.09.27 US 62/400,182;2017.02.13 US 15/430,8171.一种缺陷定位系统，其包括：标记工具，其经配置以在缺陷附近的一或多个位置处物理地标记晶片的表面，所述缺陷掩埋于在所述晶片上制作的垂直堆叠式半导体结构中；及光学检验工具，其包括：照射源，其经配置以产生大量照射光；照射子系统，其经配置以将所述大量照射光聚焦于安置在晶片上的垂直堆叠式半导体结构处；聚光子系统，其经配置以聚集响应于所述所聚焦照射光而来自所述垂直堆叠式结构的光；检测器，其经配置以检测所述所聚集光且产生指示所述大量所聚集光的一或多个输出信号；及计算系统，其经配置以：接收所述一或多个输出信号；基于所述一或多个输出信号而确定所述掩埋缺陷的位置；基于所述一或多个输出信号而确定所述一或多个物理标记的位置；及在平行于所述晶片的所述表面的至少两个维度上确定所述掩埋缺陷的所述位置与所述一或多个物理标记的所述位置之间的距离。2.根据权利要求1所述的缺陷定位系统，其进一步包括：材料移除工具，其经配置以从所述晶片的所述表面移除材料；及计算系统，其经配置以：接收对所述一或多个物理标记的所述位置以及所述掩埋缺陷的所述位置与所述一或多个物理标记的所述位置之间的所述距离的指示；及将致使所述材料移除工具在所述掩埋缺陷的所述位置处从所述晶片移除材料的命令信号传递到所述材料移除工具；及缺陷验证工具，其经配置以在移除所述材料之后对所述掩埋缺陷进行成像。3.根据权利要求2所述的缺陷定位系统，其中所述材料移除工具是聚焦离子束机械加工工具。4.根据权利要求1所述的缺陷定位系统，其中所述标记工具与所述光学检验工具被集成到单个晶片处理工具中。5.根据权利要求1所述的缺陷定位系统，其中所述标记工具包含激光器、机械刻划器及电子束中的任一者。6.根据权利要求1所述的缺陷定位系统，其中所述晶片的所述表面是在所述掩埋缺陷附近的两个或多于两个位置处被物理地标记。7.根据权利要求1所述的缺陷定位系统，其中所述一或多个物理标记中的每一者被定位成与所述掩埋缺陷的所述位置相距五微米以内。8.根据权利要求1所述的缺陷定位系统，其中所述掩埋缺陷的所述位置与所述一或多个物理标记的所述位置之间的所述距离是以小于100纳米的精确度被确定。9.根据权利要求1所述的缺陷定位系统，其中所述掩埋缺陷位于所述晶片的所述表面下方至少五十纳米处。10.根据权利要求1所述的缺陷定位系统，其中所述垂直堆叠式半导体结构是三维NAND存储器装置。11.根据权利要求1所述的缺陷定位系统，其中所述光学检验系统的所述照射源是宽带激光维持的等离子体光源。12.一种方法，其包括：在缺陷附近的一或多个位置处物理地标记晶片的表面，所述缺陷掩埋于在所述晶片上制作的垂直堆叠式半导体结构中；将大量照射光聚焦到安置在所述晶片上的所述垂直堆叠式半导体结构上；聚集响应于所述所聚焦照射光而来自所述垂直堆叠式结构的...

【专利技术属性】
技术研发人员：D·W·肖特，S·R·朗格，魏军伟，D·卡普，C·阿姆斯登，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：美国,US