一种失效的定位方法技术

本发明专利技术提供了一种失效的定位方法，用于定位按阵列排布的晶体管单元中栅极与有源区之间漏电的缺陷单元，上述定位方法包括：测量连接有源区的第一金属线和连接栅极的第二金属线之间的电阻，通过电阻比例确定上述缺陷单元所在的第一区域；使各个有源区接触孔和各个栅极接触孔相互电气隔离；短接第一区域中的各个栅极接触孔；以及对第一区域中的多列晶体管单元执行主动电压衬度分析，通过对比电压衬度图像，从第一区域中定位缺陷单元。通过本发明专利技术所提供的定位方法，能够从按阵列排布的众多晶体管单元中准确地找到nA级别的漏电缺陷所在的晶体管单元。有助于基于上述缺陷调整工艺，提高半导体器件的良率。

A Failure Location Method

The invention provides an invalid positioning method for locating the defect unit of leakage current between the gate and the active region in the transistor unit arranged according to the array. The positioning method includes: measuring the resistance between the first metal wire connecting the active region and the second metal wire connecting the gate, determining the first region where the defect unit is located by the ratio of resistance; The contact holes and the gate contact holes are electrically isolated from each other; the gate contact holes in the first region are short connected; and the active voltage contrast analysis is carried out for the multi-row transistor units in the first region. By comparing the voltage contrast images, the defect units are located from the first region. By the positioning method provided by the present invention, the transistor unit where the leakage defect of nA level is located can be accurately found from the numerous transistor units arranged according to the array. It is helpful to adjust the process based on the above defects and improve the yield of semiconductor devices.

【技术实现步骤摘要】
一种失效的定位方法
本专利技术涉及半导体工艺失效分析领域，尤其涉及半导体器件栅极与有源区之间漏电失效的定位分析方法。
技术介绍
在半导体器件的大规模生产中，通过对设计和制造后的半导体器件进行失效分析(FailureAnalysisFA)，可以发现和纠正缺陷以解决缺陷产生的问题，因此，半导体器件的失效分析对于提高产率、改善工艺技术的可靠性和稳定性是非常重要的。常规的失效分析流程包含电性确认，失效定位，物性分析进而找到失效的根本原因。其中，失效定位是一个非常关键的步骤。然而，在一个10mm×5mm的芯片上，想找到真正的nm大小的失效位置，就如同在地球上定位到一个建筑物，其复杂程度和难度由此可知。通过失效定位技术找准失效点在半导体芯片分析中极其重要，同时亦极具有挑战性，难度较大。目前半导体行业中常用的失效定位手段分别有光子辐射显微镜(EMMI)、光值阻值改变显微镜(OBIRCH)、热发射显微镜(Thermal)等。但随着半导体工艺技术越来越先进，半导体工艺稳定性越来越强，很多短路失效样品的漏电变得很小，利用现有的定位分析手段无法精确地定位到失效位置。根据现有的EMMI的工作原理，它定位到的缺陷一般都是前段器件缺陷，对后段金属互联层短路的缺陷很难定位。根据现有的OBIRCH的工作原理，它能够定位后段金属互联层短路的缺陷，但是，它经常会强调出来一个包含短路位置的长热点线，而不是只将短路的位置强调出来。根据现有的thermal的工作原理，它对前端和后段的缺陷都能定位到，但是需要漏电位置释放的热达到几十甚至几百mW级别，对于漏电在nA级别短路是定位不到的。因此，亟需要一种定位方法，能够有效地精确定位nA级别的短路漏电缺陷，从而有助于分析造成缺陷的原因，及时调整半导体工艺，提高半导体器件的良率。
技术实现思路
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。为了能够精确地定位到nA级别的漏电失效，本专利技术提供了一种失效的定位方法，用于定位按阵列排布的晶体管单元中栅极与有源区之间漏电的缺陷单元，每个上述晶体管单元的有源区通过有源区接触孔引出，每一列上述晶体管单元的栅极通过共享的栅极接触孔引出，多个上述有源区接触孔通过第一金属线串联，多个上述栅极接触孔通过第二金属线并联，上述第一金属线和上述第二金属线位于同一引线层，上述定位方法包括：测量上述第一金属线和上述第二金属线之间的电阻，通过电阻比例确定上述缺陷单元所在的第一区域，上述第一区域包括多列晶体管单元；去除上述引线层，以暴露相互电气隔离的多个上述有源区接触孔和多个上述栅极接触孔；短接上述第一区域中的各个上述栅极接触孔；以及对上述第一区域中的多列晶体管单元执行主动电压衬度分析，通过对比电压衬度图像，从上述第一区域中定位上述缺陷单元。可选的，确定上述第一区域的步骤进一步包括：分别测量第一金属线第一端与上述第二金属线之间的电阻以及第一金属线第二端与上述第二金属线之间的电阻，并计算两者之间的比例以确定上述第一区域。可选的，上述第一区域包括的上述多列晶体管单元对应的上述第一区域的宽度为15-20um。可选的，通过沉积覆盖上述第一区域中的各个上述栅极接触孔的导电介质短接上述第一区域中的各个上述栅极接触孔。可选的，通过聚焦离子束FIB沉积上述导电介质，上述导电介质与上述第一区域等宽。可选的，上述导电介质为金属铂。可选的，执行主动电压衬度分析进一步包括：通过探针对短接的上述第一区域中的各个上述栅极接触孔施加测试电压；以及获取上述第一区域中的多列晶体管单元的电压衬度图像，其中，上述缺陷单元的电压衬度不同于其他晶体管单元的电压衬度。可选的，上述测试电压为负压。可选的，上述探针为纳米探针。可选的，在定位到上述缺陷单元后，还包括：通过透射电镜观察并分析上述缺陷单元，以确定漏电的失效原因和机理。根据本专利技术所提供的失效的定位方法，结合电阻比例，利用电压衬度分析逐步将漏电的范围缩小，从而精确定位上述栅极和有源区发生漏电的晶体管缺陷单元。附图说明图1示出了本专利技术提供的定位方法的流程示意图；图2示出了现有技术对一测试件所做的测试电性数据；图3示出了一种测试件结构示意图；图4示出了图3所示的测试件CT层的俯视示意图；图5示出了图3所示的测试件去除后段金属先的俯视示意图；图6示出了本专利技术提供的方法沉积导电介质的俯视示意图；图7示出了本专利技术提供的方法定位缺陷单元的俯视示意图；图8A-9A示出了本专利技术提供的方法通过扫描透镜SEM观察到的测试件示意图；图9B-10C示出了通过透射电镜TEM观察到的缺陷示意图。附图标记610导电介质710探针具体实施方式以下由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。虽然本专利技术的描述将结合优选实施例一起介绍，但这并不代表此专利技术的特征仅限于该实施方式。恰恰相反，结合实施方式作专利技术介绍的目的是为了覆盖基于本专利技术的权利要求而有可能延伸出的其它选择或改造。为了提供对本专利技术的深度了解，以下描述中将包含许多具体的细节。本专利技术也可以不使用这些细节实施。此外，为了避免混乱或模糊本专利技术的重点，有些具体细节将在描述中被省略。注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、区域、层和/或部分，这些组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、区域、层和/或部分。因此，以下讨论的第一组件、区域、层和/或部分可在不偏离本专利技术一些实施例的情况下被称为第二组件、区域、层和/或部分。尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。如上所述，为了监控半导体工艺，通常会设计不同的测试件来模拟半导体器件的形成过程。为了更大概率地发现半导体工艺中可能存在的工艺缺陷，测试件的形状通常尽最大冗余设计。请参考图3，图3示出了一种按阵列排布的晶体管单元的测试件。如图3所示出的俯视示意图，每个所述晶体管单元包含按阵列排布的呈反“L”型的有源区，每个有源区通过有源区接触孔(图3中位于有源区上的黑色实心小点)引出，每一列所述晶体管单元的栅极(图3中的黑色竖直线)通过共享的栅极接触孔(图3中位于阵列上下方的黑色实心小点)引出，多个有源区接触孔通过第一金属线串联，第一金属线两端分别连接PAD2(P2)和PAD3(P3)，多个栅极接触孔通过第二金属线并联，第二金属线连接PAD1(P1)，第一金属线和第二金属线位于同一引线层。其中有源区位于晶体管单元的衬底，栅极位于衬底上表面，有源区接触孔和栅极接触孔位于有源区和栅极本文档来自技高网...

【技术保护点】
1.一种失效的定位方法，用于定位按阵列排布的晶体管单元中栅极与有源区之间漏电的缺陷单元，每个所述晶体管单元的有源区通过有源区接触孔引出，每一列所述晶体管单元的栅极通过共享的栅极接触孔引出，多个所述有源区接触孔通过第一金属线串联，多个所述栅极接触孔通过第二金属线并联，所述第一金属线和所述第二金属线位于同一引线层，所述定位方法包括：测量所述第一金属线和所述第二金属线之间的电阻，通过电阻比例确定所述缺陷单元所在的第一区域，所述第一区域包括多列晶体管单元；去除所述引线层，以暴露相互电气隔离的多个所述有源区接触孔和多个所述栅极接触孔；短接所述第一区域中的各个所述栅极接触孔；以及对所述第一区域中的多列晶体管单元执行主动电压衬度分析，通过对比电压衬度图像，从所述第一区域中定位所述缺陷单元。

【技术特征摘要】
1.一种失效的定位方法，用于定位按阵列排布的晶体管单元中栅极与有源区之间漏电的缺陷单元，每个所述晶体管单元的有源区通过有源区接触孔引出，每一列所述晶体管单元的栅极通过共享的栅极接触孔引出，多个所述有源区接触孔通过第一金属线串联，多个所述栅极接触孔通过第二金属线并联，所述第一金属线和所述第二金属线位于同一引线层，所述定位方法包括：测量所述第一金属线和所述第二金属线之间的电阻，通过电阻比例确定所述缺陷单元所在的第一区域，所述第一区域包括多列晶体管单元；去除所述引线层，以暴露相互电气隔离的多个所述有源区接触孔和多个所述栅极接触孔；短接所述第一区域中的各个所述栅极接触孔；以及对所述第一区域中的多列晶体管单元执行主动电压衬度分析，通过对比电压衬度图像，从所述第一区域中定位所述缺陷单元。2.如权利要求1所述的定位方法，其特征在于，确定所述第一区域的步骤进一步包括：分别测量第一金属线第一端与所述第二金属线之间的电阻以及第一金属线第二端与所述第二金属线之间的电阻，并计算两者之间的比例以确定所述第一区域。3.如权利要求1所述的定位方法，...

【专利技术属性】
技术研发人员：杨领叶，孙丽，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31