SRAM的存储单元结构制造技术

本发明专利技术公开了一种SRAM的存储单元结构，包括成对的上拉管、下拉管、选择管和辅助管即第五和第六NMOS管，选择管和辅助管都形成在第一有源区中，上拉管和下拉管分别形成在第二和第三有源区中，两辅助管的源区都连接第一辅助电极、漏区分别连接两个存储节点、栅极分别接地和连接第二辅助电极；第二辅助管能在写入过程中实现和对应的选择管并联从而提高写入电流；同一有源区中的各晶体管的沟道区的宽度都相同的结构使有源区的宽度保持一致，能防止有源区宽度渐变。本发明专利技术能消除有源区的宽度变化对晶体管的沟道长度和宽度的影响，从而能提高器件之间的匹配度并从而提高良率，能同时增大写窗口并提高写速度并能进而提高读扰动窗口。

【技术实现步骤摘要】
SRAM的存储单元结构
本专利技术涉及半导体集成电路，特别是涉及一种SRAM的存储单元结构。
技术介绍
如图1所示，是现有SRAM的存储单元结构的版图；图2是图1所示的现有SRAM的存储单元结构的电路图，现有SRAM的存储单元结构由第一NMOS管101、第二NMOS管102、第一PMOS管103、第二PMOS管104、第三NMOS管105和第四NMOS管106这6个晶体管连接而成，所述第一PMOS管103和所述第二PMOS管104作为两个上拉管(PullUp，PU)，所述第三NMOS管105和所述第四NMOS管106作为两个下拉管(PullDown，PD)。图1中，所述第一NMOS管101也用PG1表示，所述第二NMOS管102也用PG2表示，所述第一PMOS管103也用PU1表示，所述第二PMOS管104也用PU2表示，所述第三NMOS管105也用PD1表示，所述第四NMOS管106也用PD2表示。图1中，所述第一NMOS管101和所述第三NMOS管105同时形成在有源区201d中，所述第二NMOS管102和所述第四NMOS管106同时形成在有源区201a中，所述第一PMOS管103形成在有源区201c中。所述第二PMOS管104形成在有源区201d中。现有结构中，所述第一NMOS管101为NMOS管，所第二NMOS管102为NMOS管。所述存储单元结构的6个晶体管的连接方式为：所述第一NMOS管101的栅极和所述第二NMOS管102的栅极都连接到同一跟字线WL；所述第一NMOS管101的源区连接第一位线BL，所述第二NMOS管102的源区连接第二位线BLB，所述第二位线BLB和所述第一位线BL组成一对互为反相的位线结构；所述第一PMOS管103的源区和所述第二PMOS管104的源区都连接到电源电压Vdd。所述第一PMOS管103的漏区、所述第三NMOS管105的漏区、所述第一NMOS管101的漏区、所述第二PMOS管104的栅极、所述第四NMOS管106的栅极都连接到第一节点NQ。所述第二PMOS管104的漏区、所述第四NMOS管106的漏区、所述第二NMOS管102的漏区、所述第一PMOS管103的栅极、所述第三NMOS管105的栅极都连接到第二节点Q。第一节点NQ和第二节点Q储存的信息为互为反相且互锁。所述第三NMOS管105的源区和所述第四NMOS管106的源区都接地Vss。6个晶体管的栅极结构都采用多晶硅栅202。另外，图1中，所述第三NMOS管105和所述第一PMOS管103的多晶硅栅202连接成一体结构；所述第四NMOS管106和所述第二PMOS管104的多晶硅栅202连接成一体结构。第一层金属204通过对应的接触孔203和底部的对应的结构如多晶硅栅202、源区或漏区连接。现有技术中，为了获得最优的读窗口(readwindow)和写窗口(writewindow)，6个晶体管的沟道区的宽度设置如下：令，所述第三NMOS管105和所述第四NMOS管106的宽度为W101，所述第一NMOS管101和所述第二NMOS管102的宽度为W102，所述第一PMOS管103和所述第二PMOS管104的宽度为W103，则有：W101>W102>W103。而对于各晶体管，被多晶硅栅202所覆盖的有源区为沟道区，故各晶体管的沟道区的宽度将会由有源区的宽度决定，而各晶体管的沟道区的长度将会由有源区的长度决定。所以，在有源区201a和201d中需要同时设置W101和W102两个宽度。当在有源区中设置两个不同的宽度时，宽度并不会直接变小，在实际工艺中，有源区的宽度会逐渐变化，以图1中的虚线圈107所对应的有源区201a的宽度变化为例，图3中将虚线圈107所示区域进行了放大。由图3所示可知，虽然在版图设计时，有源区201a的宽度变化处为一直角，但是经过实际的有源区定义工艺之后，有源区201a的宽度变化处将会按照标记108所示的虚线变化，虚线108的变化范围所覆盖的有源区的长度较大，且会从所述第四NMOS管106的多晶硅栅202的底部即沟道区一直沿沟道区的长度方向延伸到所述第二NMOS管102的沟道区中，这会使得所述第四NMOS管106和所述第二NMOS管102的沟道区的长度和宽度都会变化，而且这种变化是由于实际工艺产生的，故随着工艺条件的变化，对应的晶体管的沟道区的变化还会不一致，也即同一批次生产的芯片的不同位置的晶体管的沟道区的尺寸变化会不一致，不同批次生产的芯片之间的各晶体管的沟道区的尺寸变化会更加不一致，这样影响器件的匹配性，也即容易产生器件失配，会影响器件的最小读取电压(Vmin)和产品的良率。图1所示的现有结构还具有如下问题：1、读取：如图4所示，是图1所示的现有SRAM的存储单元结构的读取状态时的电路图；图4中显示存储单元结构存储的信息为0，即第一节点NQ为1，第二节点Q为0；在读取信息时，字线加1信号即高电平信号使两个选择管101和102都导通；位线BL和NBL都加1信号；由于第一节点NQ为1，故会使第四NMOS管106导通，而作为选择管的第二NMOS管102也导通，这样，对于存储了信息0的第二节点Q，位线BLB会通过第二NMOS管102充电，图4中显示充电电流为I101r，第二节点Q同时会通过第六NMOS管106放电，图4中显示放电电流为I102r，如果要使读取过程中是第二节点Q保持为0电位，则需要I102r大于I101r，在读取过程中产生的任何扰动都有可能时I101r大于I102r，从而使第二节点Q发生翻转。通常，由图1的版图结构所示可知，各晶体管的多晶硅栅202的宽度都相同，从而使得各晶体管的沟道区的长度都相同，如图1中的长度L101所示；所以，不同晶体管之间的源漏电流大小和各沟道区的宽度相关，也就I101r和I102r之间的大小比例将会由第二NMOS管102和第六NMOS管106的沟道区的宽度决定，通常，存储单元结构的读取扰动窗口(readdisturbwindow)由系数Beta决定，系数Beta正比于W101/W102，如前所述，W101为第六NMOS管106的沟道区的宽度，W102为第二NMOS管102的沟道区的宽度。系数Beta越大，则读取时越能保证I102r大于I101r，故也越能防止读取过程所产生的第二节点Q的电位发生翻转。故现有技术中，需要增加W101的宽度和降低W102的宽度，这样就会产生前面所述的有源区的宽度的渐变问题。2、写入：如图5所示，是图1所示的现有SRAM的存储单元结构的写入状态时的电路图；和图4不同，写入过程中在位线BL和BLB上会加入一对反相的信号，并最后实现将位线BL和BLB上的信号写入到第一节点NQ和第二节点Q中。图5中，显示位线BL的信号为0，位线BLB的信号为1，如果成功写入的话，最后第一节点NQ将会变为0，而第二节点Q则将会变成1。可见读取过程中，两个节点都要求实现翻转：对于第一节点NQ，第一NMOS管101的电流I104w要大于第一PMOS管103的电流I103w时才能实现翻转，且二者的差别越大，第一节点NQ的翻转越容易；对于第一节点NQ的翻转的难易程度，通常采用系数gamma表示，系数gamma正比于I103w/I104w本文档来自技高网...

【技术保护点】
1.一种SRAM的存储单元结构，其特征在于：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构；所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管；所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中；所述第一PMOS管和所述第二PMOS管形成在第二有源区中；所述第三NMOS管和所述第四NMOS管形成在第三有源区中；所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度；所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度；所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度；所述存储单元结构的各晶体管的连接方式为：所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一跟字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构；所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压；所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极和所述第五NMOS管的漏区都连接到第一节点；所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存；所述第五NMOS管的栅极、所述第三NMOS管的源区和所述第四NMOS管的源区都接地；所述第五NMOS管的源区和所述第六NMOS管的源区都接第一辅助电极；所述第六NMOS管的栅极连接第二辅助电极；所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配；在对所述存储单元结构的读取过程中：所述第一辅助电极和所述第二辅助电极都接地，所述第五NMOS管和所述第六NMOS管都截止；在对所述存储单元结构的写入过程中：所述第一辅助电极连接所述第二位线，所述第二辅助电极接电源电压，所述第六NMOS管和所述第二NMOS管形成并联结构并增加对所述第二节点的写入电流，从而增大写窗口。...

【技术特征摘要】
1.一种SRAM的存储单元结构，其特征在于：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构；所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管；所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中；所述第一PMOS管和所述第二PMOS管形成在第二有源区中；所述第三NMOS管和所述第四NMOS管形成在第三有源区中；所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度；所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度；所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度；所述存储单元结构的各晶体管的连接方式为：所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一跟字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构；所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压；所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极和所述第五NMOS管的漏区都连接到第一节点；所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存；所述第五NMOS管的栅极、所述第三NMOS管的源区和所述第四NMOS管的源区都接地；所述第五NMOS管的源区和所述第六NMOS管的源区都接第一辅助电极；所述第六NMOS管的栅极连接第二辅助电极；所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配；在对所述存储单元结构的读取过程中：所述第一辅助电极和所述第二辅助电极都接地，所述第五NMOS管和所述第六NMOS管都截止；在对所述存储单元结构的写入过程中：所述第一辅助电极连接所述第二位线，所述第二辅助电极接电源电压，所述第六NMOS管和所述第二NMOS管形成并联结构并增加对所述第二节点的写入电流，从而增大写窗口。2.如权利要求1所述的SRAM的存储单元结构，其特征在于：在对所述存储单元结构处于待机状态时，所述第一辅助电极和所述第二辅助电极都接地。3.如权利要求1所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第三NMOS管的下拉电流，从而增加器件的读取扰动窗口；所述第四NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第四NMOS管的下拉电流，从而增加器件的读取扰动窗口。4.如权利要求1所述的SRAM的存储单元结构，其特征在于：在通过所述第六NMOS管和所述第二NMOS管并联从而满足写窗口的条件下，通过减少所述第二NMOS管的沟道区宽度来增加...

【专利技术属性】
技术研发人员：周晓君，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31