一种利用碳纳米场效应晶体管的三值SRAM单元电路制造技术

本发明专利技术公开了一种利用碳纳米场效应晶体管的三值SRAM单元电路，包括写位线、读位线、列选择位线、反相列选择位线、写字线、反相写字线、读字线、反相读字线、第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管和第九N型CNFET管；优点是功耗较低，可以克服半选择问题和读干扰问题，静态噪声容限较高。

A three valued SRAM cell circuit using carbon nanomaterials

The invention discloses a ternary SRAM unit circuit using carbon nanometer field effect transistor, including write line, read line, column selection bit line, reverse phase selection bit line, write line, write line, read line, reverse read line, first P type CNFET tube, second P type CNFET tube, third P type CNFET tube, fourth P type CNFET tube. Fifth P-type CNFET tube, sixth P-type CNFET tube, seventh P-type CNFET tube, eighth P-type CNFET tube, ninth P-type CNFET tube, first N-type CNFET tube, second N-type CNFET tube, third N-type CNFET tube, fourth N-type CNFET tube, fifth N-type CNFET tube, sixth N-type CNFET tube, seventh N-type CNFET tube, eighth N-type CNFET tube and ninth-type CNFET tube. The advantage is low power consumption, which can overcome half selection problem and read interference problem, and the static noise tolerance is high.

【技术实现步骤摘要】
一种利用碳纳米场效应晶体管的三值SRAM单元电路
本专利技术涉及一种三值SRAM单元电路，尤其是涉及一种利用碳纳米场效应晶体管的三值SRAM单元电路。
技术介绍
由于CNFET(碳纳米场效应晶体管)阈值可调且开/关电流比明显高于MOSFET，采用CNFET管设计的存储电路漏功耗远低于采用MOSFET设计的存储电路，由此利用碳纳米场效应晶体管在存储电路设计领域得到了广泛的应用。三值SRAM(静态随机存取存储器)可以存储“0”、“1”和“2”三种数字状态，相比于二值SRAM可有效增加存储容量。目前，最具代表性的利用碳纳米场效应晶体管是实现的三值SRAM单元电路有两种，一种是如图1所示的文献1(LinS,KimYB,LombardiF.DesignofaternarymemorycellusingCNTFETs.IEEETransNanotechnology,2012,11(5):1019)中公开的传统的三值SRAM单元电路，另一种是如图2所示的文献2(GhanatghestaniMM,PedramH,GhavamiB.Designofalow-standbypowerandhigh-speedternarymemorycellbasedoncarbonnanotubefield-effecttransistor.JComputational&TheoreticalNanoscience,2015,12(12):5457)中公开的新型的三值SRAM单元电路。尽管这两种三值SRAM单元电路具有很好的性能，但仍然存在以下几点不足：一、在存储逻辑‘1’时，这两种三值SRAM单元电路都存在两条直流通路(电源VDD到地)，从而导致非常可观的直流功耗；二、这两种三值SRAM单元电路都存在半选择问题(half-selectproblem)，对于被选择字线中未选择列中的SRAM单元，存储节点直接受写位线状态的影响；三、新型的三值SRAM单元存在读干扰问题(read-disturbproblem)，使得存储单元的静态噪声容限(SNM)较低稳定性较差。
技术实现思路
本专利技术所要解决的技术问题是提供一种功耗较低，可以克服半选择问题和读干扰问题，静态噪声容限较高的利用碳纳米场效应晶体管的三值SRAM单元电路。本专利技术解决上述技术问题所采用的技术方案为：一种利用碳纳米场效应晶体管的三值SRAM单元电路，包括写位线、读位线、列选择位线、反相列选择位线、写字线、反相写字线、读字线、反相读字线、第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管和第九N型CNFET管；所述的第一P型CNFET管的源极、所述的第二P型CNFET管的源极、所述的第三P型CNFET管的源极和所述的第六P型CNFET管的源极均接入电源，所述的第一P型CNFET管的栅极、所述的第二P型CNFET管的栅极、所述的第一N型CNFET管的栅极、所述的第二N型CNFET管的栅极、所述的第八N型CNFET管的漏极、所述的第八P型CNFET管的漏极、所述的第四P型CNFET管的漏极、所述的第五P型CNFET管的漏极、所述的第五P型CNFET管的栅极、所述的第四N型CNFET管的漏极、所述的第五N型CNFET管的漏极和所述的第五N型CNFET管的栅极连接，所述的第一P型CNFET管的漏极、所述的第一N型CNFET管的漏极、所述的第三P型CNFET管的栅极、所述的第四N型CNFET管的栅极和所述的第六N型CNFET管的栅极连接，所述的第二P型CNFET管的漏极、所述的第二N型CNFET管的漏极、所述的第四P型CNFET管的栅极、所述的第三N型CNFET管的栅极和所述的第六P型CNFET管的栅极连接，所述的第三P型CNFET管的漏极、所述的第四P型CNFET管的源极和所述的第五P型CNFET管的源极连接，所述的第六P型CNFET管的漏极、所述的第六N型CNFET管的漏极、所述的第七P型CNFET管的漏极和所述的第七N型CNFET管的漏极连接，所述的第七P型CNFET管的栅极和所述的反相读字线连接，所述的第七P型CNFET管的源极、所述的第七N型CNFET管的源极和所述的读位线连接，所述的第八P型CNFET管的栅极和所述的反相列选择位线连接，所述的第八P型CNFET管的源极、所述的第八N型CNFET管的源极、所述的第九P型CNFET管的漏极和所述的第九N型CNFET管的漏极连接，所述的第九P型CNFET管的栅极和所述的反相写字线连接，所述的第九P型CNFET管的源极、所述的第九N型CNFET管的源极和所述的写位线连接，所述的第一N型CNFET管的源极、所述的第二N型CNFET管的源极、所述的第三N型CNFET管的源极和所述的第六N型CNFET管的源极均接地，所述的第三N型CNFET管的漏极、所述的第四N型CNFET管的源极和所述的第五N型CNFET管的源极连接，所述的第七N型CNFET管的栅极和所述的读字线连接，所述的第八N型CNFET管的栅极和所述的列选择位线连接，所述的第九N型CNFET管的栅极和所述的写字线连接。所述的第一P型CNFET管的手性矢量为(10,0)，所述的第二P型CNFET管的手性矢量为(19,0)，所述的第三P型CNFET管的手性矢量为(13,0)，所述的第四P型CNFET管的手性矢量为(13,0)，所述的第五P型CNFET管的手性矢量为(13,0)，所述的第六P型CNFET管的手性矢量为(13,0)，所述的第七P型CNFET管的手性矢量为(19,0)，所述的第八P型CNFET管的手性矢量为(19,0)，所述的第九P型CNFET管的手性矢量为(19,0)，所述的第一N型CNFET管的手性矢量为(28,0)，所述的第二N型CNFET管的手性矢量为(8,0)，所述的第三N型CNFET管的手性矢量为(13,0)，所述的第四N型CNFET管的手性矢量为(13,0)，所述的第五N型CNFET管的手性矢量为(13,0)，所述的第六N型CNFET管的手性矢量为(13,0)，所述的第七N型CNFET管的手性矢量为(19,0)，所述的第八N型CNFET管的手性矢量为(19,0)，所述的第九N型CNFET管的手性矢量为(19,0)。与现有技术相比，本专利技术的优点在于通过写位线、读位线、列选择位线、反相列选择位线、写字线、反相写字线、读字线、反相读字线、第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管和第九N型CNFET管来构建三值SRAM单本文档来自技高网...

【技术保护点】
1.一种利用碳纳米场效应晶体管的三值SRAM单元电路，其特征在于包括写位线、读位线、列选择位线、反相列选择位线、写字线、反相写字线、读字线、反相读字线、第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管和第九N型CNFET管；所述的第一P型CNFET管的源极、所述的第二P型CNFET管的源极、所述的第三P型CNFET管的源极和所述的第六P型CNFET管的源极均接入电源，所述的第一P型CNFET管的栅极、所述的第二P型CNFET管的栅极、所述的第一N型CNFET管的栅极、所述的第二N型CNFET管的栅极、所述的第八N型CNFET管的漏极、所述的第八P型CNFET管的漏极、所述的第四P型CNFET管的漏极、所述的第五P型CNFET管的漏极、所述的第五P型CNFET管的栅极、所述的第四N型CNFET管的漏极、所述的第五N型CNFET管的漏极和所述的第五N型CNFET管的栅极连接，所述的第一P型CNFET管的漏极、所述的第一N型CNFET管的漏极、所述的第三P型CNFET管的栅极、所述的第四N型CNFET管的栅极和所述的第六N型CNFET管的栅极连接，所述的第二P型CNFET管的漏极、所述的第二N型CNFET管的漏极、所述的第四P型CNFET管的栅极、所述的第三N型CNFET管的栅极和所述的第六P型CNFET管的栅极连接，所述的第三P型CNFET管的漏极、所述的第四P型CNFET管的源极和所述的第五P型CNFET管的源极连接，所述的第六P型CNFET管的漏极、所述的第六N型CNFET管的漏极、所述的第七P型CNFET管的漏极和所述的第七N型CNFET管的漏极连接，所述的第七P型CNFET管的栅极和所述的反相读字线连接，所述的第七P型CNFET管的源极、所述的第七N型CNFET管的源极和所述的读位线连接，所述的第八P型CNFET管的栅极和所述的反相列选择位线连接，所述的第八P型CNFET管的源极、所述的第八N型CNFET管的源极、所述的第九P型CNFET管的漏极和所述的第九N型CNFET管的漏极连接，所述的第九P型CNFET管的栅极和所述的反相写字线连接，所述的第九P型CNFET管的源极、所述的第九N型CNFET管的源极和所述的写位线连接，所述的第一N型CNFET管的源极、所述的第二N型CNFET管的源极、所述的第三N型CNFET管的源极和所述的第六N型CNFET管的源极均接地，所述的第三N型CNFET管的漏极、所述的第四N型CNFET管的源极和所述的第五N型CNFET管的源极连接，所述的第七N型CNFET管的栅极和所述的读字线连接，所述的第八N型CNFET管的栅极和所述的列选择位线连接，所述的第九N型CNFET管的栅极和所述的写字线连接。...

【技术特征摘要】
1.一种利用碳纳米场效应晶体管的三值SRAM单元电路，其特征在于包括写位线、读位线、列选择位线、反相列选择位线、写字线、反相写字线、读字线、反相读字线、第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管和第九N型CNFET管；所述的第一P型CNFET管的源极、所述的第二P型CNFET管的源极、所述的第三P型CNFET管的源极和所述的第六P型CNFET管的源极均接入电源，所述的第一P型CNFET管的栅极、所述的第二P型CNFET管的栅极、所述的第一N型CNFET管的栅极、所述的第二N型CNFET管的栅极、所述的第八N型CNFET管的漏极、所述的第八P型CNFET管的漏极、所述的第四P型CNFET管的漏极、所述的第五P型CNFET管的漏极、所述的第五P型CNFET管的栅极、所述的第四N型CNFET管的漏极、所述的第五N型CNFET管的漏极和所述的第五N型CNFET管的栅极连接，所述的第一P型CNFET管的漏极、所述的第一N型CNFET管的漏极、所述的第三P型CNFET管的栅极、所述的第四N型CNFET管的栅极和所述的第六N型CNFET管的栅极连接，所述的第二P型CNFET管的漏极、所述的第二N型CNFET管的漏极、所述的第四P型CNFET管的栅极、所述的第三N型CNFET管的栅极和所述的第六P型CNFET管的栅极连接，所述的第三P型CNFET管的漏极、所述的第四P型CNFET管的源极和所述的第五P型CNFET管的源极连接，所述的第六P型CNFET管的漏极、所述的第六N型CNFET管的漏极、所述的第七P型CNFET管的漏极和所述的第七N型CNFET管的漏极连接，所述的第七P型CNFET管的栅极和所述的反相读字线连接，所述的第七P型CNFET管的源极、所述的第七N型...

【专利技术属性】
技术研发人员：李刚，汪鹏君，张跃军，
申请(专利权)人：温州大学，
类型：发明
国别省市：浙江,33