一种顺序进入和退出低功耗状态的SRAM控制电路及方法技术

本发明专利技术公开了一种顺序进入和退出低功耗状态的SRAM控制电路及其方法，所述电路包括：轻度睡眠外设、深度睡眠外设以及静态存储阵列分别分为若干部分；第一控制模块，用于在经由轻度睡眠控制信号LS生成的第一控制信号Ctrl0的控制下经由多个延时单元生成多个延时信号去控制所述轻度睡眠外设的各部分；第二控制模块，用于在经由深度度睡眠控制信号DS和关闭控制信号SD生成的第二控制信号Ctrl1的控制下经由多个延时单元生成多个延时信号去控制深度睡眠外设的各部分；第三控制模块，用于在经由关闭控制信号SD生成的第三控制信号Ctrl2的控制下生成多个延时信号去控制静态存储阵列的各部分。

【技术实现步骤摘要】
一种顺序进入和退出低功耗状态的SRAM控制电路及方法
本专利技术涉及存储器
，特别是涉及一种顺序进入和退出低功耗状态的SRAM控制电路及方法。
技术介绍
静态随机存取存储器(StaticRandomAccessMemory，简称SRAM)，是芯片系统中不可或缺的重要组成部分之一。随着芯片对高性能和低功耗的要求，SRAM普遍采用了多种低功耗控制工作模式，即关闭模式(ShutDownmode，简称SD)、深度睡眠模式(DeepSleepmode，简称DS)、浅度睡眠模式(LightSleepmode，简称LS)和正常工作模式(Workmode)，以便系统根据当前场景对SRAM做出相应的控制来达到低功耗的效果。目前常用的低功耗SRAM都是针对SRAM的不同部分设计电源门控，即对不需要工作的那部分电路进行关闭电源的操作，SRAM系统通常分为3部分：SRAM阵列(SRAMArray)10、一部分外围电路(PartialPeriphery)20和其他外围电路(Periphery)30，包含上述4种模式的SRAM结构示意图如图1所示，这4种模式的开关状态，如表1所示：表1但是随着集成电路制造本文档来自技高网...

【技术保护点】
1.一种顺序进入和退出低功耗状态的SRAM控制电路，包括：轻度睡眠外设，用于控制静态存储阵列进入或退出轻度睡眠模式，所述轻度睡眠外设分为若干部分；深度睡眠外设，用于控制静态存储阵列进入或退出深度睡眠和关闭模式，所述深度睡眠外设分为若干部分；静态存储阵列，为一M×N的静态存储器阵列，用于存储信息并能在各外设电路的控制下进入或退出轻度睡眠、深度睡眠和关闭模式，所述静态存储阵列分为若干部分；第一控制模块，用于在经由轻度睡眠控制信号LS生成的第一控制信号Ctrl0的控制下经由多个延时单元生成多个延时信号去控制所述轻度睡眠外设的各部分；第二控制模块，用于在经由深度度睡眠控制信号DS和关闭控制信号SD生成...

【技术特征摘要】
1.一种顺序进入和退出低功耗状态的SRAM控制电路，包括：轻度睡眠外设，用于控制静态存储阵列进入或退出轻度睡眠模式，所述轻度睡眠外设分为若干部分；深度睡眠外设，用于控制静态存储阵列进入或退出深度睡眠和关闭模式，所述深度睡眠外设分为若干部分；静态存储阵列，为一M×N的静态存储器阵列，用于存储信息并能在各外设电路的控制下进入或退出轻度睡眠、深度睡眠和关闭模式，所述静态存储阵列分为若干部分；第一控制模块，用于在经由轻度睡眠控制信号LS生成的第一控制信号Ctrl0的控制下经由多个延时单元生成多个延时信号去控制所述轻度睡眠外设的各部分；第二控制模块，用于在经由深度度睡眠控制信号DS和关闭控制信号SD生成的第二控制信号Ctrl1的控制下经由多个延时单元生成多个延时信号去控制深度睡眠外设的各部分；第三控制模块，用于在经由关闭控制信号SD生成的第三控制信号Ctrl2的控制下生成多个延时信号去控制静态存储阵列的各部分。2.如权利要求1所述的一种顺序进入和退出低功耗状态的SRAM控制电路，其特征在于：所述延时单元为包括若干个反相器或延时器或其他具有延时功能的电路。3.如权利要求2所述的一种顺序进入和退出低功耗状态的SRAM控制电路，其特征在于：所述第一控制模块包括N个延时器BUF0_i以及N个NMOS管MN0_i，其中i＝0,1,…,N-1，所述第一控制信号Ctrl0连接至延时器BUF0_0的输入端，延时器BUF0_i的输出端连接至延时器BUF0_(i+1)的输入端，延时器BUF0_(N-2)的输出端连接至NMOS管MN0_(N-1)的栅极，延时器BUF0_i的输出端连接至NMOS管MN0_(i+1)的栅极，延时器BUF0_0的输出端连接至NMOS管MN0_1的栅极，第一控制信号Ctrl0连接至NMOS管MN0_0的栅极，NMOS管MN0_0的漏极连接至第0列轻度睡眠外设控制电路Part_A_0的控制端，NMOS管MN0_i的漏极连接至第i列轻度睡眠外设控制电路Part_A_i的控制端，NMOS管MN0_1的源极接地。4.如权利要求2所述的一种顺序进入和退出低功耗状态的SRAM控制电路，其特征在于：所述第二控制模块包括N个延时器BUF1_i以及N个PMOS管MP0_i，其中i＝0,1,…,N-1，所述第二控制信号Ctrl1连接至延时器BUF1_0的输入端，延时器BUF1_i的输出端连接至延时器BUF1_(i+1)的输入端，延时器BUF1_(N-2)的输出端连接至PMOS管MP1_(N-1)的栅极，延时器BUF1_i的输出端连接至PMOS管MP1_(i+1)的栅极，延时器BUF1_0的输出端连接至PMOS管MP1_1的栅极，第二控制信号Ctrl1连接至PMOS管MP1_0的栅极，PMOS管MP1_0的漏极连接至第0列深度睡眠控制外设电路Part_B_0的控制端，PMOS管MP1_i的漏极连接至第i列深度睡眠控制外设电路Part_B_i的控制端，PMOS管MP1_1的源极接电源。5.如权利要求2所述的一种顺序进入和退出低功耗状态的SRAM控制电路，其特征在于，所述第三控制模块包括：行延时控制电路，用于在关闭控制信号SD的延时信号控制下延时给所述静态存储阵列每一行的存储单元供电；列延时控制电路，用于在关闭控制信号SD的第M个延时信号SD_M的控制下延时给所述静态存储阵列每一列的存储单元的位线BLi和BLi_N进行供电，i＝1,2,…,N；字线控制电路303，用于在行地址译码器译出的字线信号WL_DEC[x]、关闭控制信号SD及第M+N+2个延时信号SD_Delay的控制下生成延时字线信号WL[x]，x＝0,1,…,M-1。6.如权利要求5所述的一种顺序进入和退出低功耗状态的...

【专利技术属性】
技术研发人员：王旭，梁誉文，
申请(专利权)人：孤山电子科技上海有限公司，
类型：发明
国别省市：上海,31