半导体元件搭载用基板及其制造方法技术

本发明专利技术提供半导体元件搭载用基板及其制造方法，通过从将搭载半导体元件的区域用密封树脂密封而成的树脂密封体去除金属板而制造，且用于由在背面侧露出的镀层构成的外部连接用端子与印刷基板等的外部设备连接的类型的半导体封装体的制造，其中，半导体封装体产品的成品率、生产率提高，能够应对小型化，而且可以目视焊锡连接部分，进一步地，也能够防止相邻的端子彼此的焊锡连接部分的因焊锡渗出而引起的电短路。该半导体元件搭载用基板在金属板(10)的一方侧具有比露出于半导体封装体的背面的端子尺寸小的多个凸部(11)和在从各个凸部的顶面(11a)到侧面(11b)及凸部的外侧的面的预定位置带台阶地形成的由镀层构成的多个端子部(12)。

【技术实现步骤摘要】
半导体元件搭载用基板及其制造方法
本专利技术涉及半导体元件搭载用基板及其制造方法，其通过从将搭载有半导体元件的区域用密封树脂密封而成的树脂密封体除去金属板而制造，且用于由在背面侧露出的镀层构成的外部连接用端子与印刷基板等外部设备连接的类型的半导体封装体的制造。
技术介绍
为了在向电子相关设备装入半导体装置时，能够目视检查半导体装置的外部连接用端子与外部的电子相关设备的焊锡连接状态的良、不良，寻求焊锡连接部分的可视化。然而，一直以来，外部连接用端子不突出至外周部的类型的半导体封装体为将以在背面侧露出的状态配列的多个外部连接用端子与印刷基板等外部设备连接的构造，因此难以目视检查是否正常进行了焊锡连接。但是，若不能进行焊锡连接部分的目视检查，则焊锡连接作业时漏看内在的连接不良，在之后的通电检查等发现连接不良，这期间的作业成本浪费。另外，焊锡连接部分能够使用X射线装置进行透视检查，但是X射线装置的设备成本增大。因此，一直以来，作为用于能够目视检查半导体封装体的焊锡连接部分的焊锡连接状态的良、不良的技术，例如，在下面的专利文献1提出了，通过在引线框架的引线的背面侧的成为外部连接用端子的端子部的本文档来自技高网...

【技术保护点】
1.一种半导体元件搭载用基板，其特征在于，在金属板的一方侧具有：多个凸部，其比在半导体封装体的背面露出的端子尺寸小；以及多个端子部，其由镀层构成，且带有台阶地形成于从各个上述凸部的顶面遍及到侧面及该凸部的外侧的面的预定位置。

【技术特征摘要】
2017.09.20 JP 2017-1805991.一种半导体元件搭载用基板，其特征在于，在金属板的一方侧具有：多个凸部，其比在半导体封装体的背面露出的端子尺寸小；以及多个端子部，其由镀层构成，且带有台阶地形成于从各个上述凸部的顶面遍及到侧面及该凸部的外侧的面的预定位置。2.一种半导体元件搭载用基板，其特征在于，在金属板的一方侧具有：多个凸部，其比在半导体封装体的背面露出的端子尺寸小；焊盘部，其在中央部由镀层形成；以及多个端子部，其由镀层构成，且在上述焊盘的周边带有台阶地形成于从各个上述凸部的上述顶面遍及到侧面及该凸部的外侧的面的预定位置。3.根据权利要求1或2所述的半导体元件搭载用基板，其特征在于，各个上述端子部形成为包围上述凸部。4.根据权利要求1～3中任一项所述的半导体元件搭载用基板，其特征在于，上述凸部的高度为0.005mm～0.11mm。5.一种半导体元件搭载用基板的制造方法，其特征在于，具有：在金属板的一方侧的面上，形成覆盖与露出于半导体封装体的背面的各个端子部对应的部位的比端子尺寸小的预定区域且在该预定区域的周围具有开口部的蚀刻用抗蚀掩膜，并且在上述金属板的另一方侧的面上，形成覆盖整个面的蚀刻用抗蚀掩膜的工序；从上...

【专利技术属性】
技术研发人员：久保田觉史，有马博幸，
申请(专利权)人：大口电材株式会社，
类型：发明
国别省市：日本,JP