半导体器件制造技术

一种半导体器件包括初始缓冲器信号发生电路和缓冲器信号发生电路。初始缓冲器信号发生电路包括如果初始化操作终止则被激活的初始缓冲器电路。初始缓冲器信号发生电路响应于第一参考电压信号而从外部控制信号产生初始缓冲器信号。缓冲器信号发生电路包括响应于初始缓冲器信号而被激活的缓冲器电路。缓冲器信号发生电路响应于第二参考电压信号而从外部控制信号产生缓冲器信号。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2017年9月19日提交的申请号为10-2017-0120184的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例涉及控制缓冲器的半导体器件。
技术介绍
不同于静态随机存取存储(SRAM)器件和快闪存储器件，即使将电源电压供应给DRAM，动态随机存取存储(DRAM)半导体器件也可能随着时间的流逝而丢失其所储存的数据。这可能是由与单元晶体管一起构成DRAM器件的存储单元的单元电容器的泄漏电流造成的。因此，必须周期性地对DRAM器件的单元电容器再充电以保留或刷新其所储存的数据。用于对单元电容器再充电的操作可以称为刷新操作。可以通过在存储单元的数据保留时间内将字线激活至少一次以放大储存在存储单元中的数据来执行刷新操作。数据保留时间可以对应于在无任何刷新操作的情况下单元电容器能够保留显示正确逻辑数据所需的最少电荷的最大时间。刷新操作可以被分类为自动刷新操作或自刷新操作。自动刷新操作可以通过从控制DRAM器件的控制器输出的刷新命令来执行，而自刷新操作可以在省电模式中通过包括在DRAM器件中的计数器来执行。
技术实现思路
各种实施例针对在初始化操作和刷新操作期间控制缓冲器的半导体器件。根据一个实施例，半导体器件包括初始缓冲器信号发生电路和缓冲器信号发生电路。初始缓冲器信号发生电路包括如果初始化操作终止则被激活的初始缓冲器电路。初始缓冲器信号发生电路响应于第一参考电压信号而从外部控制信号产生初始缓冲器信号。缓冲器信号发生电路包括响应于初始缓冲器信号而被激活的缓冲器电路。缓冲器信号发生电路响应于第二参考电压信号而从外部控制信号产生缓冲器信号。根据另一实施例，半导体器件包括缓冲器信号发生电路和命令/地址输入控制电路。缓冲器信号发生电路包括响应于初始缓冲器信号而被激活的缓冲器电路，如果初始化操作终止，则通过将外部控制信号与第一参考电压信号进行比较而产生该初始缓冲器信号。缓冲器信号发生电路响应于第二参考电压信号而从外部控制信号产生缓冲器信号。命令/地址输入控制电路响应于缓冲器信号而产生用于控制命令/地址缓冲器的激活或不激活的命令/地址缓冲器激活信号。根据又一个实施例，半导体器件包括初始缓冲器信号发生电路和刷新控制电路。初始缓冲器信号发生电路包括如果初始化操作终止则被激活的初始缓冲器电路。初始缓冲器信号发生电路响应于参考电压信号而从外部控制信号产生初始缓冲器信号。刷新控制电路响应于初始缓冲器信号和刷新信号而产生刷新退出信号。附图说明基于附图和所附详细描述，本公开的各种实施例将变得更明显，其中：图1是示出根据本公开的实施例的半导体器件的配置的框图；图2是示出包括在图1的半导体器件中的初始缓冲器控制电路的示例的电路图；图3是示出包括在图1的半导体器件中的初始缓冲器信号发生电路的示例的电路图；图4是示出包括在图1的半导体器件中的缓冲器控制电路的示例的电路图；图5是示出包括在图1的半导体器件中的命令/地址输入控制电路的示例的电路图；图6是示出包括在图1的半导体器件中的缓冲器信号发生电路的示例的电路图；图7是示出包括在图1的半导体器件中的刷新控制电路的示例的电路图；图8和图9是示出图1至图7所示的半导体器件的操作的时序图；以及图10是示出包括图1所示的半导体器件的电子系统的配置的框图。具体实施方式在下文中将参照附图来描述本公开的各种实施例。然而，本文中所描述的实施例仅用于说明的目的，而非意在限制本公开的范围。如图1所示，根据一个实施例的半导体器件可以包括：初始缓冲器控制电路1、初始缓冲器信号发生电路2、缓冲器控制电路3、命令/地址输入控制电路4、缓冲器信号发生电路5、命令/地址缓冲器6、终端电阻电路7和刷新控制电路8。初始缓冲器控制电路1可以响应于复位信号RSTB、初始缓冲器信号CS_STA、刷新信号SREF_PRE、第一刷新脉冲SREF_A和第二刷新脉冲SREF_B而产生初始缓冲器激活信号CS_STA_BEN和终端控制信号CA_ODT_DISB。如果初始化操作终止，则初始缓冲器控制电路1可以响应于复位信号RSTB而产生被使能的初始缓冲器激活信号CS_STA_BEN。初始缓冲器控制电路1可以将初始缓冲器激活信号CS_STA_BEN使能以激活初始缓冲器电路(图3的21)。被使能的初始缓冲器激活信号CS_STA_BEN的逻辑电平可以通过初始缓冲器控制电路1来根据实施例而被设置为不同。在通过初始缓冲器控制电路1来执行初始化操作的时间段期间，复位信号RSTB可以被使能为具有预定逻辑电平。被使能的复位信号RSTB的逻辑电平可以根据实施例而被设置为不同。在初始缓冲器电路(图3的21)被激活之后，可以根据芯片选择信号CS的逻辑电平来确定由初始缓冲器控制电路1所接收的初始缓冲器信号CS_STA的逻辑电平。如果刷新操作响应于刷新信号SREF_PRE、第一刷新脉冲SREF_A和第二刷新脉冲SREF_B而被执行，则初始缓冲器控制电路1可以产生被使能的终端控制信号CA_ODT_DISB。被使能的终端控制信号CA_ODT_DISB的逻辑电平可以通过初始缓冲器控制电路1来根据实施例而被设置为不同。第一刷新脉冲SREF_A和第二刷新脉冲SREF_B可以同步于用于执行刷新操作的刷新命令被输入至半导体器件的时间而被创建。刷新信号SREF_PRE可以被使能以执行刷新操作。在本实施例中，刷新操作可以对应于在省电模式中执行的自刷新操作。第一刷新脉冲SREF_A被创建的时间与第二刷新脉冲SREF_B被创建的时间可以根据实施例而被设置为不同。被使能的刷新信号SREF_PRE的逻辑电平可以根据实施例而被设置为不同。稍后将参照图2来更充分地描述初始缓冲器控制电路1的配置和操作。初始缓冲器信号发生电路2可以响应于复位信号RSTB、芯片选择信号CS、初始参考电压信号VREF_S、初始缓冲器激活信号CS_STA_BEN和终端激活信号CA_ODTEN而产生初始缓冲器信号CS_STA。当初始缓冲器激活信号CS_STA_BEN在初始化操作终止之后被使能时，如果芯片选择信号CS具有大于或等于初始参考电压信号VREF_S的电平的电平，则初始缓冲器信号发生电路2可以产生具有第一逻辑电平的初始缓冲器信号CS_STA。芯片选择信号CS可以是被使能为激活包括半导体器件的芯片的外部控制信号。初始参考电压信号VREF_S可以被产生为具有由外部设备提供的电源电压电平的一半。如果初始化操作被执行或者终端激活信号CA_ODTEN被使能，则初始缓冲器信号发生电路2可以产生具有第二逻辑电平的初始缓冲器信号CS_STA。初始缓冲器信号CS_STA的第一逻辑电平可以被设定为逻辑“高”电平，而初始缓冲器信号CS_STA的第二逻辑电平可以被设定为逻辑“低”电平。初始缓冲器信号CS_STA的第一逻辑电平和第二逻辑电平可以根据实施例而被设置为不同。稍后将参照图3来更充分地描述初始缓冲器信号发生电路2的配置和操作。缓冲器控制电路3可以响应于复位信号RSTB、初始缓冲器信号CS_STA、终端控制信号CA_ODT_DISB和缓冲器信号CS_B而产生终端激活信号CA_ODTEN和缓冲器激活信号CS_BEN。响应于复位信号RSTB，如果初始化操作被执行，则缓冲器控制电路3可本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：初始缓冲器信号发生电路，其被配置为包括如果初始化操作终止则被激活的初始缓冲器电路，并且被配置为响应于第一参考电压信号而从外部控制信号产生初始缓冲器信号；以及缓冲器信号发生电路，其被配置为包括响应于初始缓冲器信号而被激活的缓冲器电路并且被配置为响应于第二参考电压信号而从外部控制信号产生缓冲器信号。

【技术特征摘要】
2017.09.19 KR 10-2017-01201841.一种半导体器件，包括：初始缓冲器信号发生电路，其被配置为包括如果初始化操作终止则被激活的初始缓冲器电路，并且被配置为响应于第一参考电压信号而从外部控制信号产生初始缓冲器信号；以及缓冲器信号发生电路，其被配置为包括响应于初始缓冲器信号而被激活的缓冲器电路并且被配置为响应于第二参考电压信号而从外部控制信号产生缓冲器信号。2.根据权利要求1所述的半导体器件，其中，外部控制信号为被使能以激活包括半导体器件的芯片的芯片选择信号。3.根据权利要求1所述的半导体器件，其中，初始缓冲器电路响应于初始缓冲器信号而不被激活。4.根据权利要求1所述的半导体器件，其中，第一参考电压信号具有由外部设备提供的电源电压的一半电平；以及其中，第二参考电压信号与电源电压具有相同的电平。5.根据权利要求1所述的半导体器件，其中，如果外部控制信号具有大于或等于第一参考电压信号的电平的电平，则初始缓冲器信号具有第一逻辑电平；以及其中，如果外部控制信号具有小于第一参考电压信号的电平的电平，则初始缓冲器信号具有第二逻辑电平。6.根据权利要求5所述的半导体器件，其中，如果初始缓冲器信号具有第一逻辑电平，则初始缓冲器电路不被激活；以及其中，如果初始缓冲器信号具有第一逻辑电平，则缓冲器电路被激活。7.根据权利要求1所述的半导体器件，其中，初始缓冲器电路响应于初始缓冲器激活信号而将外部控制信号与第一参考电压信号进行比较以产生预初始缓冲器信号；以及其中，初始缓冲器信号发生电路还包括：缓冲器控制信号发生电路，其被配置为从响应于复位信号和终端激活信号而被驱动的节点的信号产生缓冲器控制信号；以及初始缓冲器信号输出电路，其被配置为响应于预初始缓冲器信号和缓冲器控制信号而产生初始缓冲器信号。8.根据权利要求7所述的半导体器件，其中，如果初始化操作终止，则初始缓冲器激活信号被使能。9.根据权利要求7所述的半导体器件，其中，复位信号被使能以执行初始化操作；其中，如果外部控制信号具有大于或等于第一参考电压信号的电平的电平，则终端激活信号被使能；以及其中，如果复位信号和终端激活信号两者都被禁止，则缓冲器控制信号被使能。10.根据权利要求1所述的半导体器件，其中，缓冲器电路响应于缓冲器激活信号而将外部控制信号与第二参考电压信号进行比较；以及其中，缓冲器信号发生电路还包括选择输出电路，所述选择输出电路响应于命令缓冲器标志而缓冲缓冲器电路的输出信号以选择性地输出缓冲器信号。11.根据权利要求1所述的半导体器件，还包括缓冲器控制电路，其被配置为接收初始缓冲器信号以产生用于激活连接至命令/地址缓冲器的终端电阻电路的终端激活信号并且产生用于激活缓冲器电路的缓冲器激活信号。12.根据权利要求1所述的半导体器件，还包括命令/地址输入控制电路，其被配置为响应于初始缓冲器激活信号、复位信号和缓冲器信号而产生用于控制命令/地址缓冲器的激活或不激活的命令/地址缓冲器激活信号。13.根据权利要求1所述的半导体器件，还包括刷新控制电路，其被配置为响应于初始缓冲器信号和刷新信号而产生刷新退出信号。14.根据权利要求13所述的半导体器件，其中，当刷新信号被使能以执行刷新操作时，如果外部控制信号具有大于或等于第一参考电压信号的电平的电平以引起初始缓冲器信号的电平转变，则刷新退出信号被使能。15.一种半导体器件，包括：缓冲器信号发生电路，其被配置为包括响应于初始缓冲器信号而被激活的缓冲器电路，其中如果初始化操作终止则通过将外部控制信号与第一...

【专利技术属性】
技术研发人员：权奇薰，金载镒，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR