用于对行敲击事件进行响应的方法、装置和系统制造方法及图纸

本公开涉及用于对行敲击事件进行响应的方法、装置和系统，用于促进为存储器中的行的定向刷新作准备的存储器设备的操作模式。在实施例中，存储器设备在操作在该模式中的同时执行一个或多个操作以为来自存储器控制器的将来的命令作准备，所述命令至少部分地实施存储器设备的第一存储体中的行的定向刷新。在这样的命令之前，存储器设备服务于来自存储器控制器的另一个命令。在另一个实施例中，服务于另一个命令包括存储器设备在存储器设备在该模式中操作的同时和在完成预期的将来的定向行刷新之前访问存储器设备的第二存储体。

Methods, devices and systems for responding to line knocks

The present disclosure relates to methods, devices and systems for responding to row knock events, and operation modes of memory devices for facilitating directional refresh of rows in memory. In an embodiment, the memory device performs one or more operations while operating in the mode to prepare for future commands from the memory controller that at least partially implement directional refresh of rows in the first memory of the memory device. Before such a command, the memory device serves another command from the memory controller. In another embodiment, serving another command includes accessing the second memory of the memory device while the memory device operates in this mode and before completing the expected future directional line refresh.

【技术实现步骤摘要】
用于对行敲击事件进行响应的方法、装置和系统本申请是分案申请，其母案申请的专利技术名称是“用于对行敲击事件进行响应的方法、装置和系统”，其母案申请的国际申请日是2013年6月28日，其母案申请的国际申请号是：PCT/US2013/048653;其母案申请的国家申请号是201380060811.4。
技术介绍
1.
本专利技术的实施例总体上涉及存储器管理，并且更具体地涉及存储器刷新操作的控制。2.
技术介绍
随着计算技术的进步，计算设备更小，并且具有更强的处理能力。另外地，它们包括越来越多的储存器和存储器来满足在设备上执行的编程和计算的需要。通过提供高密度设备来实现与增加的储存容量一起的设备的缩小的尺寸，其中存储器设备内的原子储存单元具有越来越小的几何尺寸。随着连续代的越来越紧凑的存储器设备，间发故障已经变得更频繁。例如，一些现有的基于DDR3的系统在繁重工作负荷的情况下经历间发故障。研究员已经跟踪了在存储器单元的刷新窗口内对存储器的单个行的重复访问的故障。例如，对于32nm工艺，如果在64毫秒刷新窗口中对行进行550K次或更多的访问，则与被访问的行在物理上相邻的字线（wordline）具有经历数据损坏（corruption）的非常高的概率。对单个行的行敲击（hammering）或重复访问能够引起跨传输门（passgate）的迁移。由对单行的重复访问所引起的泄漏和寄生电流引起未被访问的物理上相邻的行中的数据损坏。已经由经常地看到这一点的DRAM行业将该故障问题标记为“行敲击”或者“行干扰”问题。最近，已经引入定向（targeted）行刷新技术来减轻行敲击的效应。促进定向行刷新的各种操作趋向于使存储器子系统中的其它过程的定时复杂化。随着存储器技术继续扩张，人们预期到，对定向行刷新技术的依赖有所增加。该增加的信赖提出保护DRAM和其他类型的存储器系统的性能的挑战。附图说明在附图的图中通过示例的方式而非通过限制的方式图示本专利技术的各个实施例，并且在附图中：图1是图示出根据实施例的用于执行定向刷新的系统的元件的框图。图2是图示出根据实施例的用于对行敲击事件进行响应的系统的元件的框图。图3是图示出根据实施例的用于控制存储器设备的方法的元素的流程图。图4是图示出根据实施例的用于对行敲击事件进行响应的存储器设备的元件的框图。图5是图示出根据实施例的用于操作存储器设备的方法的元素的流程图。图6是根据实施例的图示出存储器控制器和存储器设备之间的交换的时序图。图7是图示出根据实施例的用于执行定向存储器刷新的计算系统的元件的框图。图8是图示出根据实施例的用于执行定向存储器刷新的移动设备的元件的框图。具体实施方式在本文讨论的实施例不同地提供促进特定于存储器设备中的存储器的行的定向刷新的技术和/或机制。将被刷新的行例如可以处于是在相邻的目标行的行敲击的受害（victim）的危险之中。在实施例中，动态随机存取存储器（DRAM）或其它存储器设备检测到指示——例如从耦合到其的存储器控制器接收到的指示——特定目标行经受行敲击。响应于这样的指示，存储器设备可以在一模式中操作，该模式促进对于预期的将来的（但是，在实施例中，还没有接收到的）执行用于实施定向行刷新的一个或多个操作的命令进行准备。在操作在该模式中时，存储器设备可以保持跟踪包括目标行和与目标行物理上相邻的一个或多个受害行的特定存储体（bank）。在处于该模式中时，但是在对于定向行刷新的准备已经开始之后，存储器设备可以支持对存储器设备的另一个或多个存储体（其不包括目标行和（一个或多个）受害行）的访问——例如，读取访问、写入访问，等等。在实施例中，存储器设备在指示已经执行了与所检测的敲击事件相关联的所有预期的定向行刷新之后自动地退出该模式。图1图示出根据实施例的用于实施定向行刷新的系统100的元件。系统100可以包括耦合到存储器控制器120的存储器设备110。存储器设备110可以包括具有存储器单元的相邻行的任何各种类型的存储器技术，其中数据是经由字线可访问的或是等同的。在一个实施例中，存储器设备110包括动态随机存取存储器（DRAM）技术。存储器设备110可以是系统100的较大的存储器设备（未示出）内的集成电路封装。例如，存储器设备110可以是诸如双列直插式存储器模块（DIMM）之类的存储器模块的DRAM设备。存储器设备110可以包括表示存储器的一个或多个逻辑和/或物理群组的存储器资源140。存储器的一个这样的分组的示例是存储器资源140的存储体150。存储体150可以包括以行和列布置的储存元件的阵列。通过说明而非限制的方式，存储体150可以包括行112和与行112物理上相邻的行114、116中的一个或两者。不要求给定存储体的行和列的数量是相等的，并且事实上，它们通常是不等的。在实施例中，存储器资源140包括多个存储体，其包括存储体150。这样的多个存储体中的一些或全部例如可以被布置在存储器设备110的单个集成电路芯片（未示出）上。在实施例中，多个存储体由例如3D堆栈存储器设备的集成电路封装中的存储体组成，其中，存储体不同地存在于IC芯片堆栈的不同的芯片上。存储器设备110可以包括访问逻辑170以至少部分地促进对存储器资源140的访问，例如在提供这样的访问以服务于来自存储器控制器120的一个或多个命令的情况下。例如在访问逻辑170的功能利用在本文讨论的附加的功能来补充这样的常规技术的情况下，访问逻辑170可以包括或者结合根据常规技术来提供资源访问的存储器设备110的逻辑来进行操作。通过说明而非限制的方式，访问逻辑170可以包括或耦合到用于将访问指令解码到存储体150内的适当的存储器位置的列逻辑142和行逻辑144。列逻辑142和/或行逻辑144可以进一步提供用于访问存储器资源140的一个或多个其它存储体的功能。存储器控制器120可以通过命令总线（例如，命令／地址（C/A）总线）来向存储器设备110发送命令或指令，该命令或指令然后由存储器设备110来解释。存储器设备110可以对命令信息进行解码以在存储器内执行各种访问功能，并且经由列逻辑142和行逻辑144来对地址信息进行解码。该逻辑可以利用列地址选通（strobe）或信号（CAS）和行地址选通或信号（RAS）的组合来访问存储器中的特定位置。可以根据已知的存储器架构或它们的派生物来实施存储器的行。简要地，存储器的行可以包括由通过列逻辑142生成的CAS所识别的存储器单元的一个或多个可寻址的列。行可以均是经由通过行逻辑144所生成的RAS不同地可寻址的。存储器资源140可以包括在存储器设备的一些操作期间是时间窗口内的重复访问的目标的一个或多个行。这样的行可能经受行敲击状况。在许多现代的存储器设备中，半导体布局的架构使一个或多个物理上相邻的行处于变为损坏的危险之中。处于由于行敲击状况而变为损坏的危险之中的一个或多个行在本文被称为受害行。在系统100的操作期间的给定时间，存储器资源140可以包括存储体150的目标行112，其是经受敲击或在给定时间段内被重复地访问的存储器的行。目标行112是行敲击事件的目标。用存储体150的受害行114和受害行116来图示出处于由于目标行112的行敲击而变为损坏的危险之中的一个或多个行。取决于存储器设备110的本文档来自技高网...

【技术保护点】
1.一种存储器设备，包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；检测逻辑，响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作；基于第一模式操作的行敲击响应逻辑，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑；和访问逻辑，在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体的访问逻辑，所述访问逻辑进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。

【技术特征摘要】
2012.12.21 US 13/7258001.一种存储器设备，包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；检测逻辑，响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作；基于第一模式操作的行敲击响应逻辑，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑；和访问逻辑，在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体的访问逻辑，所述访问逻辑进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。2.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑的行敲击响应逻辑。3.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑包括确定对应于第二行的地址信息的行敲击响应逻辑。4.根据权利要求3所述的存储器设备，其中，确定对应于第二行的地址信息的行敲击响应逻辑包括确定物理上相邻的行的逻辑地址之间的偏移的行敲击响应逻辑。5.根据权利要求1所述的存储器设备，检测逻辑进一步维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数，检测逻辑进一步将所述计数与阈值数量相比较。6.根据权利要求5所述的存储器设备，其中，存储器设备响应于所述计数超过阈值数量而自动地退出第一模式。7.根据权利要求1所述的存储器设备，进一步包括模式寄存器，其中，配置第一模式的检测逻辑包括向模式寄存器进行写入的检测逻辑。8.根据权利要求1所述的存储器设备，行敲击响应逻辑进一步向存储器控制器用信号通知对第一行的重复访问超过阈值。9.一种在存储器设备处的方法，该方法包括：响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作，其中，所述存储器设备包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；和第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；基于第一模式，响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作；在所述一个或多个操作的执行之后服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体；以及响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。10.根据权利要求9所述的方法，其中，执行所述一个或多个操作包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑。11.根据权利要求9所述的方法，其中，执行所述一个或多个操作包括确定对应于第二行的地址信息。12.根据权利要求11所述的方法，其中，确定对应于第二行的地址信息包括确定物理上相邻的行的逻辑地址之间的偏移。13.根据权利要求9所述的方法，进一步包括：维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数；以及将所述计数与阈值数量相比较。14....

【专利技术属性】
技术研发人员：JB哈尔伯特，KS贝恩斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US