用于对行敲击事件进行响应的方法、装置和系统制造方法及图纸

本公开涉及用于对行敲击事件进行响应的方法、装置和系统，用于促进为存储器中的行的定向刷新作准备的存储器设备的操作模式。在实施例中，存储器设备在操作在该模式中的同时执行一个或多个操作以为来自存储器控制器的将来的命令作准备，所述命令至少部分地实施存储器设备的第一存储体中的行的定向刷新。在这样的命令之前，存储器设备服务于来自存储器控制器的另一个命令。在另一个实施例中，服务于另一个命令包括存储器设备在存储器设备在该模式中操作的同时和在完成预期的将来的定向行刷新之前访问存储器设备的第二存储体。

Methods, devices and systems for responding to line knocks

The present disclosure relates to methods, devices and systems for responding to row knock events, and operation modes of memory devices for facilitating directional refresh of rows in memory. In an embodiment, the memory device performs one or more operations while operating in the mode to prepare for future commands from the memory controller that at least partially implement directional refresh of rows in the first memory of the memory device. Before such a command, the memory device serves another command from the memory controller. In another embodiment, serving another command includes accessing the second memory of the memory device while the memory device operates in this mode and before completing the expected future directional line refresh.

【技术实现步骤摘要】
用于对行敲击事件进行响应的方法、装置和系统本申请是分案申请，其母案申请的专利技术名称是“用于对行敲击事件进行响应的方法、装置和系统”，其母案申请的国际申请日是2013年6月28日，其母案申请的国际申请号是：PCT/US2013/048653;其母案申请的国家申请号是201380060811.4。
技术介绍
1.
本专利技术的实施例总体上涉及存储器管理，并且更具体地涉及存储器刷新操作的控制。2.
技术介绍
随着计算技术的进步，计算设备更小，并且具有更强的处理能力。另外地，它们包括越来越多的储存器和存储器来满足在设备上执行的编程和计算的需要。通过提供高密度设备来实现与增加的储存容量一起的设备的缩小的尺寸，其中存储器设备内的原子储存单元具有越来越小的几何尺寸。随着连续代的越来越紧凑的存储器设备，间发故障已经变得更频繁。例如，一些现有的基于DDR3的系统在繁重工作负荷的情况下经历间发故障。研究员已经跟踪了在存储器单元的刷新窗口内对存储器的单个行的重复访问的故障。例如，对于32nm工艺，如果在64毫秒刷新窗口中对行进行550K次或更多的访问，则与被访问的行在物理上相邻的字线（wordline）具有本文档来自技高网...

【技术保护点】
1.一种存储器设备，包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；检测逻辑，响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作；基于第一模式操作的行敲击响应逻辑，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑；和访问逻辑，在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体的访问逻辑，所述访问逻辑进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定...

【技术特征摘要】
2012.12.21 US 13/7258001.一种存储器设备，包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；检测逻辑，响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作；基于第一模式操作的行敲击响应逻辑，其包括响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作的行敲击响应逻辑；和访问逻辑，在所述一个或多个操作的执行之后，服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体的访问逻辑，所述访问逻辑进一步响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。2.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑的行敲击响应逻辑。3.根据权利要求1所述的存储器设备，其中，执行所述一个或多个操作的行敲击响应逻辑包括确定对应于第二行的地址信息的行敲击响应逻辑。4.根据权利要求3所述的存储器设备，其中，确定对应于第二行的地址信息的行敲击响应逻辑包括确定物理上相邻的行的逻辑地址之间的偏移的行敲击响应逻辑。5.根据权利要求1所述的存储器设备，检测逻辑进一步维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数，检测逻辑进一步将所述计数与阈值数量相比较。6.根据权利要求5所述的存储器设备，其中，存储器设备响应于所述计数超过阈值数量而自动地退出第一模式。7.根据权利要求1所述的存储器设备，进一步包括模式寄存器，其中，配置第一模式的检测逻辑包括向模式寄存器进行写入的检测逻辑。8.根据权利要求1所述的存储器设备，行敲击响应逻辑进一步向存储器控制器用信号通知对第一行的重复访问超过阈值。9.一种在存储器设备处的方法，该方法包括：响应于对第一行的重复访问超过阈值的指示而将存储器设备配置为在第一模式中操作，其中，所述存储器设备包括：第一存储体，包括第一行和与第一行物理上相邻的第二行；和第二存储体，其中，存储器设备的集成电路芯片包括第一存储体和第二存储体；基于第一模式，响应于所述指示来执行为第二行的定向刷新作准备的一个或多个操作；在所述一个或多个操作的执行之后服务于来自存储器控制器的第一命令，其包括在存储器设备被配置用于在第一模式中操作的同时访问第二存储体；以及响应于在第一命令之后由存储器设备从存储器控制器接收的第二命令来执行第二行的定向刷新。10.根据权利要求9所述的方法，其中，执行所述一个或多个操作包括激活限制除用于定向刷新的访问之外的对第一存储体的访问的逻辑。11.根据权利要求9所述的方法，其中，执行所述一个或多个操作包括确定对应于第二行的地址信息。12.根据权利要求11所述的方法，其中，确定对应于第二行的地址信息包括确定物理上相邻的行的逻辑地址之间的偏移。13.根据权利要求9所述的方法，进一步包括：维护在将存储器设备配置为在第一模式中操作之后对第一存储体的访问的数量的计数；以及将所述计数与阈值数量相比较。14....

【专利技术属性】
技术研发人员：JB哈尔伯特，KS贝恩斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US