一种结合极小碰集约简集成电路测试模式集的方法技术

本发明专利技术涉及一种结合极小碰集约简集成电路测试模式集的方法，属于数字电路测试技术领域。本方法首先对特定的电路利用自动测试模式生成工具生成测试模式集合；然后对测试模式集合中的每个元素(测试模式)得到其可以检测到的故障集合，并根据故障集合产生测试模式和故障之间的矩阵；最后根据测试模式故障矩阵生成每个故障对应的模式覆盖集，作为输入，利用极小碰集求解方法得到一个极小测试模式集，并对该测试模式集的故障覆盖率进行验证：将该测试模式集重新读入工具，如果其覆盖率降低，则修改或舍弃该解；如果没有降低，那么就将这个极小测试模式集加入解空间。本发明专利技术降低了芯片开发过程中的测试成本，提高测试效率。

A Method of Combining Minimal Collision Intensive Reduction Test Mode Set for Integrated Circuits

The invention relates to a method for combining minimal collision reduction integrated circuit test pattern set, belonging to the field of digital circuit test technology. Firstly, the test pattern set is generated by the automatic test pattern generation tool for a specific circuit; then, the fault set that can be detected by each element in the test pattern set (test pattern) is obtained, and the matrix between the test pattern and the fault is generated according to the fault set; finally, the pattern coverage set corresponding to each fault is generated according to the fault matrix of the test pattern. For input, a minimal test pattern set is obtained by using the minimal collision set solution method, and the fault coverage of the test pattern set is verified: the test pattern set is re-read into the tool, if its coverage is reduced, the solution is modified or discarded; if not, the minimal test pattern set is added to the solution space. The invention reduces the test cost in the process of chip development and improves the test efficiency.

【技术实现步骤摘要】
一种结合极小碰集约简集成电路测试模式集的方法
本专利技术涉及一种结合极小碰集约简集成电路测试模式集的方法，尤其涉及一种测试模式集优化方法中有效缩减测试模式集规模的方法，属于电路测试

技术介绍
电路测试是集成电路产业的重要一环，随着集成电路复杂度的提高，其测试的复杂度也随之愈渐复杂，集成电路的测试成本甚至占到芯片制造成本的大部分。为了解决日益突出的测试成本问题，人们在设计阶段就开始考虑可测试性问题保证自动测试模式生成，进而有效降低电路测试成本。迄今为止，许多学者对自动测试模式生成方法进行了研究。1966年，由J.PaulRoth首次提出D方法，这是第一个完整的自动测试模式生成方法，虽然该方法计算复杂性较高，但是其理论意义仍然得到了广泛认可。随后，由Goel在D方法的基础上做出改进，提出了PODEM方法，该方法很好地提高了计算的效率。自此，自动测试模式生成方法成为一个重要的研究课题，出现了很多创新的方法，如Fujiwara提出FAN方法，Schulz提出SOCRATES方法；Hamzaoglu和Patel提出了加速PODEM方法的新技术；还有结合SAT的相关方法等。许多研究成果被成功应用到工业设计中，如Synopsy开发的TetraMAXATPG，MentorGraphics公司的TestKompress，Magma公司的TalusATPG与TalusATPGX与Cadence公司的ModusTestSolution。而其中TetraMAXATPG是业界功能最强、最易于使用的自动测试模式生成工具。针对不同的集成电路，TetraMAX可以在最短的时间内，生成具有最高故障覆盖率的测试模式集，由该工具产生的测试模式集同时被用于学术界许多其他领域的研究。为了对自动测试模式生成工具产生的测试模式集进行进一步约简，缩减测试模式集规模，降低测试成本，提高测试效率，本专利技术提出了一种结合极小碰集方法对测试模式集约简的方法。
技术实现思路
本专利技术的主要目的在于提供一种结合极小碰集约简集成电路测试模式集的方法，实现对集成电路的测试模式集规模的缩减，降低芯片开发过程中的测试成本，提高测试效率。结合附图，说明如下：结合极小碰集约简集成电路测试模式集的方法，至少包括如下步骤：步骤一：生成测试所需的电路文件以及对应的协议文件；步骤二：利用自动测试模式生成工具生成故障列表和其对应的测试模式集合；步骤三：根据测试模式集合生成相对应的模式故障矩阵；步骤四：根据模式故障矩阵得到极小碰集方法可以处理的模式覆盖集的集合簇；步骤五：测试模式集合约简；步骤六：对约简后每个极小测试模式集的覆盖率进行验证，按测试模式集的长度由小到大进行排序，并输出所有极小测试模式集。所述的生成模式故障矩阵方法至少包括：步骤1)：将测试模式集分离为单独的测试模式；步骤2)：获得每个测试模式可检测的所有故障；步骤3)：根据故障列表的特定顺序生成模式故障矩阵。所述的得到模式覆盖集的集合簇的方法为：步骤4)：根据模式故障矩阵得到每个故障对应的测试模式；步骤5)：由每个故障对应的测试模式生成每个故障对应的模式覆盖集；步骤6)：由得到的所有模式覆盖集生成模式覆盖集的集合簇。所述的测试模式集约简方法至少包括：步骤7)：将模式覆盖集的集合簇作为极小碰集方法求解的输入；步骤8)：调用极小碰集方法求解得到可检测所有故障的极小测试模式集；本专利技术的有益效果：本专利技术给出了一种结合极小碰集约简集成电路测试模式集的方法，实现了测试模式集规模的减小，降低了芯片开发过程中的测试成本和测试时间，进而提高了测试效率，加快了芯片开发速度。附图说明图1结合极小碰集约简集成电路测试模式集的方法的结构示意图；图2结合极小碰集约简集成电路测试模式集的方法的流程示意图；表1模式故障矩阵；表2模式覆盖集示意图；具体实施方式以下通过具体的实施例和附图对本专利技术做进一步详细的说明：参见图1和图2，结合极小碰集约简集成电路测试模式集的方法，其步骤至少包括：步骤一：生成测试所需的电路文件以及对应的协议文件；步骤二：利用自动测试模式生成工具生成故障列表和其对应的测试模式集合；步骤三：根据测试模式集合生成相对应的模式故障矩阵；步骤四：根据模式故障矩阵得到极小碰集求解方法可以处理的模式覆盖集的集合簇；步骤五：测试模式集合约简；步骤六：对约简后每个极小测试模式集的覆盖率进行验证，按测试模式集的长度由小到大进行排序，并输出所有极小测试模式集。具体地，在本实例中的系统流程如图2，首先，利用电路综合工具对原始电路文件生成所需的电路文件以及对应的测试协议文件；然后利用自动测试模式生成工具生成故障列表和其对应的测试模式集合；随后，根据测试模式集合生成相对应的模式故障矩阵；从矩阵中提取出模式覆盖集，生成由模式覆盖集构成的集合簇，其是极小碰集方法可以处理的集合簇；在本实例中的测试模式集约简和检验过程如下，模式覆盖集的集合簇作为极小碰集方法的输入，求解后得到所有的极小测试模式集；最后，对测试模式集覆盖率进行验证，对约简后每个极小测试模式集的覆盖率进行验证，按测试模式集的长度由小到大进行排序，并输出所有极小测试模式集，方法结束。所述的生成模式故障矩阵方法至少包括：步骤1)：将测试模式集分离为单独的测试模式；步骤2)：获得每个测试模式可检测的所有故障；步骤3)：根据故障列表的特定顺序生成模式故障矩阵。由测试工具得到测试模式集合{Pattern0:...,Pattern1:...,...,Patternn:...}，其有固定的数据结构，依据数据结构的特点对测试模式集合进行分离，从而得到单独的测试模式{Pattern0:...},{Pattern1:...},...,{Patternn:...}。将每个单独的测试模式读入工具，对于{Pattern0:...}产生的故障列表{DSf0,NCf1,NCf2,DSf3,DSf4}，根据故障列表A，产生对应的如图B所示的模式故障向量{10011}。测试模式集合中每个测试模式都可以得到这样的一个模式故障向量。由测试模式集合得到的模式故障向量生成模式故障矩阵，如表1所示，其中“1”表示测试模式ti可以覆盖到故障fj，“0”表示测试模式ti不能覆盖到故障fj。所述的得到模式覆盖集的方法为：步骤4)：根据模式故障矩阵得到每个故障对应的测试模式；步骤5)：由每个故障对应的测试模式生成每个故障对应的模式覆盖集；步骤6)：由得到的所有模式覆盖集生成模式覆盖集的集合簇。根据表1所示的模式故障矩阵，得到每个故障对应的测试模式。如故障f0对应的测试模式为{t0}。最后得到f0,f1,f2,f3,f4对应的测试模式集合分别为{t0},{t1,t2},{t2,t3},{t0,t2,t3}和{t0,t1}。由这些测试模式集合生成的模式覆盖集分别为{0},{1,2},{2,3},{0,2,3}和{0,1}。最终得到的模式覆盖集的集合簇为{{0},{1,2},{2,3},{0,2,3},{0,1}}，如表2所示，这个集合簇构成测试模式集约简方法的输入。所述的测试模式集约简方法至少包括：步骤7)：将模式覆盖集的集合簇作为极小碰集方法求解的输入；步骤8)：调用极小碰集方法求解得到可检测所有故障的极小测试模式集；根据表2中的内容，可以得到模本文档来自技高网...

【技术保护点】
1.结合极小碰集约简集成电路测试模式集的方法，其特征在于，至少包括如下步骤：步骤一：生成测试所需的电路文件以及对应的协议文件；步骤二：利用自动测试模式生成工具生成故障列表和其对应的测试模式集合；步骤三：根据测试模式集合生成相对应的模式故障矩阵；步骤四：根据模式故障矩阵得到极小碰集方法可以处理的模式覆盖集的集合簇；步骤五：测试模式集约简；步骤六：对约简后每个极小测试模式集的覆盖率进行验证，按测试模式集的长度由小到大进行排序，并输出所有极小测试模式集。

【技术特征摘要】
1.结合极小碰集约简集成电路测试模式集的方法，其特征在于，至少包括如下步骤：步骤一：生成测试所需的电路文件以及对应的协议文件；步骤二：利用自动测试模式生成工具生成故障列表和其对应的测试模式集合；步骤三：根据测试模式集合生成相对应的模式故障矩阵；步骤四：根据模式故障矩阵得到极小碰集方法可以处理的模式覆盖集的集合簇；步骤五：测试模式集约简；步骤六：对约简后每个极小测试模式集的覆盖率进行验证，按测试模式集的长度由小到大进行排序，并输出所有极小测试模式集。2.根据权利要求1所述的结合极小碰集约简集成电路测试集的方法，其特征在于步骤三所述的生成模式故障矩阵方法至少包括：步骤1)：将测试模式集分离为单独的测试模式；步骤2...

【专利技术属性】
技术研发人员：陈晓艳，张立明，欧阳丹彤，郭江姗，刘杨，刘梦，田乃予，
申请(专利权)人：吉林大学，
类型：发明
国别省市：吉林,22