半导体器件及其制造方法及包括该半导体器件的电子设备技术

本公开提供了一种半导体器件及其制造方法及包括该半导体器件的电子设备。根据实施例，半导体器件包括：衬底；与衬底间隔开、在衬底表面上方横向延伸的半导体纳米结构；环绕半导体纳米结构的外周形成的栅堆叠。半导体纳米结构下方的栅堆叠部分包括彼此相对的第一侧壁和第二侧壁，半导体纳米结构上方的栅堆叠部分包括彼此相对的第三侧壁和第四侧壁。第一侧壁的至少一部分与第三侧壁的至少一部分基本共面，和/或第二侧壁的至少一部分与第四侧壁的至少一部分基本共面。

Semiconductor device and its manufacturing method and electronic equipment including the semiconductor device

The present disclosure provides a semiconductor device, a manufacturing method thereof and an electronic device including the semiconductor device. According to embodiments, semiconductor devices include: a substrate; a semiconductor nanostructure spaced apart from the substrate and extending horizontally above the substrate surface; and a gate stack formed around the periphery of the semiconductor nanostructure. The gate stacking part below the semiconductor nanostructure includes the first and second side walls relative to each other, and the gate stacking part above the semiconductor nanostructure includes the third and fourth side walls relative to each other. At least part of the first side wall is substantially coplanar with at least part of the third side wall, and/or at least part of the second side wall is substantially coplanar with at least part of the fourth side wall.

【技术实现步骤摘要】
半导体器件及其制造方法及包括该半导体器件的电子设备
本公开涉及半导体领域，具体地，涉及基于半导体纳米结构的半导体器件及其制造方法以及包括这种半导体器件的电子设备。
技术介绍
基于半导体纳米结构如纳米线或纳米片的半导体器件例如金属氧化物半导体场效应晶体管(MOSFET)，尤其是具有四周全环绕栅极(allaroundwrappedgate，AAWG)的器件，具有良好的短沟道效应，并且使得器件尺寸能够进一步按比例缩小。然而，在制造具有AAWG的半导体器件时，将AAWG的上部与下部对准是非常困难的。此外，在这种器件中，难以对沟道施加强应力以增强器件的性能。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的基于半导体纳米结构的半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据本公开的一个方面，提供了一种半导体器件，包括：衬底；与衬底间隔开、在衬底表面上方横向延伸的半导体纳米结构；以及环绕半导体纳米结构的外周形成的栅堆叠。半导体纳米结构下方的栅堆叠部分包括彼此相对的第一侧壁和第二侧壁，半导体纳米结构上方的栅堆叠部分包括彼此相对的第三侧壁和第四侧壁。第一侧壁的至少一部本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底；与衬底间隔开、在衬底表面上方横向延伸的半导体纳米结构；以及环绕半导体纳米结构的外周形成的栅堆叠，其中，半导体纳米结构下方的栅堆叠部分包括彼此相对的第一侧壁和第二侧壁，半导体纳米结构上方的栅堆叠部分包括彼此相对的第三侧壁和第四侧壁，其中，第一侧壁的至少一部分与第三侧壁的至少一部分基本共面，和/或第二侧壁的至少一部分与第四侧壁的至少一部分基本共面。

【技术特征摘要】
1.一种半导体器件，包括：衬底；与衬底间隔开、在衬底表面上方横向延伸的半导体纳米结构；以及环绕半导体纳米结构的外周形成的栅堆叠，其中，半导体纳米结构下方的栅堆叠部分包括彼此相对的第一侧壁和第二侧壁，半导体纳米结构上方的栅堆叠部分包括彼此相对的第三侧壁和第四侧壁，其中，第一侧壁的至少一部分与第三侧壁的至少一部分基本共面，和/或第二侧壁的至少一部分与第四侧壁的至少一部分基本共面。2.根据权利要求1所述的半导体器件，其中，栅堆叠的第一侧壁和第三侧壁构成环绕半导体纳米结构的连续延伸的第一平面，和/或栅堆叠的第二侧壁和第四侧壁构成环绕半导体纳米结构的连续延伸的第二平面。3.根据权利要求2所述的半导体器件，其中，第一平面和第二平面实质上彼此平行。4.根据权利要求2所述的半导体器件，其中，第一平面和第二平面均实质上垂直于衬底表面。5.根据权利要求1所述的半导体器件，还包括：分别位于半导体纳米结构相对两侧的半导体源区和半导体漏区，其中，半导体源区和半导体漏区分别形成为与半导体纳米结构相接的鳍形。6.根据权利要求5所述的半导体器件，其中，半导体源区和半导体漏区各自在靠近纳米结构一侧的端部呈现随着靠近半导体纳米结构而渐缩的形状。7.根据权利要求5所述的半导体器件，其中，所述鳍形与半导体纳米结构沿着实质上相同的纵向方向延伸。8.根据权利要求5所述的半导体器件，其中，半导体源区和半导体漏区与衬底相接。9.根据权利要求7所述的半导体器件，还包括：在栅堆叠的侧壁上形成的栅侧墙，其中，半导体源区和半导体漏区各自的渐缩形状的端部被栅侧墙环绕。10.根据权利要求5所述的半导体器件，其中，半导体源区、半导体漏区和半导体纳米结构由相同的半导体材料形成。11.根据权利要求5所述的半导体器件，还包括：在半导体源区和半导体漏区的表面上形成的应力层。12.根据权利要求1所述的半导体器件，还包括：在栅堆叠与衬底之间的隔离层，其中，隔离层与栅堆叠自对准。13.根据权利要求1所述的半导体器件，其中，半导体纳米结构包括一根或多根纳米线或一片或多片纳米片。...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11