半导体装置制造方法及图纸

一种半导体装置包含：第一有源图案以及第二有源图案，在衬底上；第一源极/漏极区，在第一有源图案上；第二源极/漏极区，在第二有源图案上；以及装置隔离层，填充第一有源图案中的相邻第一有源图案之间的第一沟槽以及第二有源图案中的相邻第二有源图案之间的第二沟槽。内衬层设置在第二有源图案中的相邻第二有源图案之间的装置隔离层上。第一有源图案中的相邻第一有源图案之间的装置隔离层在第一源极/漏极区下方具有凹槽，且第二有源图案中的相邻第二有源图案之间的内衬层的底部表面高于凹槽。

【技术实现步骤摘要】
半导体装置相关申请的交叉引用本专利申请案请求2017年8月3日在韩国知识产权局提交的韩国专利申请案第10-2017-0098636号的优先权，所述专利申请案的公开内容特此以全文引用的方式并入。
本专利技术概念的实施例涉及半导体装置，且更具体地说涉及包含场效应晶体管的半导体装置。
技术介绍
由于半导体装置的尺寸小、多功能特性和/或低制造成本，因此半导体装置广泛地用于电子行业中。半导体装置可分类为存储逻辑数据的半导体存储器装置、处理逻辑数据的半导体逻辑装置以及具有半导体存储器装置的功能和半导体逻辑装置的功能的混合半导体装置中的任何一种。随着电子行业的发展，对具有优良特性的半导体装置的需求也在不断增加。举例来说，对高可靠、高速和/或多功能半导体装置的需求在不断增加。为了满足需求，半导体装置已变得高度集成且半导体装置的结构已变得越来越复杂。
技术实现思路
本专利技术概念的实施例可提供一种包含具有改进的电气特性的场效应晶体管的半导体装置。在一方面，一种半导体装置包含衬底上的第一有源图案和第二有源图案、第一有源图案上的第一源极/漏极区、第二有源图案上的第二源极/漏极区以及填充第一有源图案中的相邻第一有源图案之间的第一沟槽和第二有源图案中的相邻第二有源图案之间的第二沟槽的装置隔离层。内衬层设置在第二有源图案中的相邻第二有源图案之间的装置隔离层上。第一有源图案中的相邻第一有源图案之间的装置隔离层在第一源极/漏极区下方具有凹槽，且第二有源图案中的相邻第二有源图案之间的内衬层的底部表面高于凹槽。在一方面，一种半导体装置包含具有第一区和第二区的衬底、第一区上的第一有源图案、第二区上的第二有源图案以及定义第一区和第二区上的第一有源图案和第二有源图案的装置隔离层。残留间隔层设置在第一有源图案中的相邻第一有源图案之间的装置隔离层上。内衬层设置在第二有源图案中的相邻第二有源图案之间的装置隔离层上。第二有源图案之间的间距大于第一有源图案之间的间距，且残留间隔层的底部表面高于内衬层的底部表面。在一方面，一种半导体装置包含衬底上的有源鳍、覆盖有源鳍的下部部分的侧壁的装置隔离层、有源鳍上的源极/漏极区以及覆盖有源鳍的上部部分的侧壁和源极/漏极区的保护绝缘层。有源鳍的上部部分的侧壁上的保护绝缘层的厚度大于源极/漏极区上的保护绝缘层的厚度。附图说明鉴于附图和随附详细描述，本专利技术概念将变得更清楚。图1是说明根据本专利技术概念的一些实施例的半导体装置的平面视图。图2A到图2H是分别沿图1的线A-A'、线B-B'、线C-C'、线D-D'、线E-E'、线F-F'、线G-G'以及线H-H'截取的横截面视图。图3、图6、图8以及图10是说明制造根据本专利技术概念的一些实施例的半导体装置的方法的平面视图。图4A和图5A是沿图3的线A-A'截取的横截面视图。图4B和图5B是沿图3的线B-B'截取的横截面视图。图4C和图5C是沿图3的线C-C'截取的横截面视图。图4D和图5D是沿图3的线D-D'截取的横截面视图。图7A、图9A以及图11A是分别沿图6、图8以及图10的线A-A'截取的横截面视图。图7B、图9B以及图11B是分别沿图6、图8以及图10的线B-B'截取的横截面视图。图7C、图9C以及图11C是分别沿图6、图8以及图10的线C-C'截取的横截面视图。图7D、图9D以及图11D是分别沿图6、图8以及图10的线D-D'截取的横截面视图。图7E、图9E以及图11E是分别沿图6、图8以及图10的线E-E'截取的横截面视图。图7F、图9F以及图11F是分别沿图6、图8以及图10的线F-F'截取的横截面视图。图7G、图9G以及图11G是分别沿图6、图8以及图10的线G-G'截取的横截面视图。图7H、图9H以及图11H是分别沿图6、图8以及图10的线H-H'截取的横截面视图。图12是沿图1的线C-C'截取的说明根据本专利技术概念的一些实施例的半导体装置的横截面视图。图13是说明根据本专利技术概念的一些实施例的半导体装置的平面视图。图14A到图14F是分别沿图13的线A-A'、线B-B'、线C-C'、线D-D'、线E-E'以及线F-F'截取的横截面视图。图15是说明制造根据本专利技术概念的一些实施例的半导体装置的方法的平面视图。图16A、图17A、图18A以及图19A是沿图15的线A-A'截取的横截面视图。图16B、图17B、图18B以及图19B是沿图15的线B-B'截取的横截面视图。图16C、图17C、图18C以及图19C是沿图15的线C-C'截取的横截面视图。图16D、17D、图18D以及图19D是沿图15的线D-D'截取的横截面视图。附图标号说明100：衬底；140：第一层间绝缘层；150：第二层间绝缘层；A-A'、B-B'、C-C'、D-D'、E-E'、F-F'、G-G'、H-H'：线AC：接触件；AG1：第一气隙；AG2：第二气隙；AO：绝缘图案；AP：有源图案；AP1：第一有源图案；AP2：第二有源图案；CH1：第一沟道区；CH2：第二沟道区；D1：第一方向；D2：第二方向；ESL：蚀刻停止层；GE：栅极电极；GI：栅极介电图案；GP：栅极顶盖图案；GS：栅极间隔件；LIN：内衬层；LIN1：第一内衬层；LIN2：第二内衬层；LV1：第一水平；LV2：第二水平；MA：掩模图案MO：模制层MP：硬掩模图案；NR：NMOSFET区；P1：第一距离；P2：第二距离；PA1：第一部分；PA2：第二部分；PIN：保护绝缘层；PP：牺牲图案；PR：PMOSFET区；RG1：第一区；RG2：第二区；RG3：第三区；RG4：第四区；RSG：凹进区；RSL：残留间隔层；RS：凹进的顶部表面；SD1：第一源极/漏极区；SD2：第二源极/漏极区；ST：装置隔离层；T1：厚度；T2：厚度；TR1：第一沟槽；TR2：第二沟槽。具体实施方式图1是说明根据本专利技术概念的一些实施例的半导体装置的平面视图。图2A到图2H是分别沿图1的线A-A'、线B-B'、线C-C'、线D-D'、线E-E'、线F-F'、线G-G'以及线H-H'截取的横截面视图。可设置具有第一区RG1和第二区RG2的衬底100。首先，将在下文参考图1和图2A到图2C详细描述衬底100的第一区RG1。衬底100的第一区RG1可包含PMOSFET区PR和NMOSFET区NR。衬底100可为包含硅、锗或硅锗的半导体衬底，或可为化合物半导体衬底。举例来说，衬底100可为硅衬底。第一区RG1可为其上设置有构成半导体装置的逻辑电路的逻辑晶体管的逻辑单元区。举例来说，构成处理器核心的逻辑晶体管可设置在衬底100的第一区RG1(即，逻辑单元区)上。逻辑晶体管中的一些可设置在第一区RG1上。装置隔离层ST可设置于衬底100的上部部分中。装置隔离层ST可包含例如氧化硅层等绝缘材料。PMOSFET区PR和NMOSFET区NR可通过将装置隔离层ST插入其间沿第一方向D1使彼此间隔开。第一方向D1可平行于衬底100的顶部表面。PMOSFET区PR和NMOSFET区NR可在与第一方向D1相交的第二方向D2上延伸。PMOSFET区PR与NMOSFET区NR之间的装置隔离层ST相较于有源图案AP1或有源图案AP2之间的装置隔离层ST可更深。在第二方向D2上延伸的多个有源图本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：在衬底上的第一有源图案以及第二有源图案；第一源极/漏极区，在所述第一有源图案上；第二源极/漏极区，在所述第二有源图案上；装置隔离层，填充所述第一有源图案中的相邻第一有源图案之间的第一沟槽以及所述第二有源图案中的相邻第二有源图案之间的第二沟槽；以及内衬层，在所述第二有源图案中的所述相邻第二有源图案之间的所述装置隔离层上，其中所述第一有源图案中的所述相邻第一有源图案之间的所述装置隔离层在所述第一源极/漏极区下方具有凹槽，且其中所述相邻第二有源图案之间的所述内衬层的底部表面高于所述凹槽。

【技术特征摘要】
2017.08.03 KR 10-2017-00986361.一种半导体装置，其特征在于，包括：在衬底上的第一有源图案以及第二有源图案；第一源极/漏极区，在所述第一有源图案上；第二源极/漏极区，在所述第二有源图案上；装置隔离层，填充所述第一有源图案中的相邻第一有源图案之间的第一沟槽以及所述第二有源图案中的相邻第二有源图案之间的第二沟槽；以及内衬层，在所述第二有源图案中的所述相邻第二有源图案之间的所述装置隔离层上，其中所述第一有源图案中的所述相邻第一有源图案之间的所述装置隔离层在所述第一源极/漏极区下方具有凹槽，且其中所述相邻第二有源图案之间的所述内衬层的底部表面高于所述凹槽。2.根据权利要求1所述的半导体装置，其中第一气隙限定在所述第一源极/漏极区与所述凹槽之间，以及其中第二气隙限定在所述第二源极/漏极区与所述内衬层之间。3.根据权利要求1所述的半导体装置，其中所述内衬层覆盖所述第二有源图案的上部部分的侧壁以及所述第二有源图案之间的所述装置隔离层的顶部表面。4.根据权利要求1所述的半导体装置，进一步包括：第一沟道区，在所述第一有源图案的上部部分中；第二沟道区，在所述第二有源图案的上部部分中；第一栅极电极，在所述第一沟道区上；第二栅极电极，在所述第二沟道区上；以及绝缘图案，设置在所述第二栅极电极与所述内衬层之间。5.根据权利要求1所述的半导体装置，其中所述内衬层包括氮化硅层。6.根据权利要求1所述的半导体装置，其中所述第一有源图案和所述第二有源图案中的每一个具有从所述装置隔离层竖直突出的上部部分。7.一种半导体装置，其特征在于，包括：衬底，具有第一区以及第二区；第一有源图案，在所述第一区上；第二有源图案，在所述第二区上；装置隔离层，限定所述第一区以及所述第二区上的所述第一有源图案以及所述第二有源图案；残留间隔层，在所述第一有源图案中的相邻第一有源图案之间的所述装置隔离层上；以及内衬层，在所述第二有源图案中的相邻第二有源图案之间的所述装置隔离层上，其中所述第二有源图案之间的间距大于所述第一有源图案之间的间距，以及其中所述残留间隔层的底部表面高于所述内衬层的底部表面。8.根据权利要求7所述的半导体装置，进一步包括：第一栅极电极，穿过所述第一有源图案；第二栅极电极，穿过所述第二有源图案；以及栅极间隔件，在所述第一栅极电极以及所述第二栅极电极中的每一个的两个侧壁上，其中所述残留间隔层包含与所述栅极间隔件相同的材料。9.根据权利要求8所述...

【专利技术属性】
技术研发人员：闵宣基，卢东贤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR