半导体裸芯片制造技术

本发明专利技术公开一种半导体裸芯片。半导体裸芯片包括处理电路、复用器，以及传输接口，处理电路产生多个信号输出，复用器整合多个信号输出成合成信号，传输接口传输合成信号至晶片级封装内的另一半导体裸芯片。本发明专利技术可达成晶片级封装中的半导体裸芯片间的信号数量减少。

【技术实现步骤摘要】
【交叉引用】本申请要求申请日为2015年2月17日，美国临时申请号为62/117,086和申请日为2015年7月29日，美国临时申请号为62/198,650的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。
本专利技术有关于半导体裸芯片间的信号数量减少技术，特别是有关于一种减少晶片级封装中的半导体裸芯片间的信号数量的技术。
技术介绍
当芯片功能达到一定程度而需要变大尺寸时，晶片上大尺寸的芯片制造会遭遇到低良率与高成本的困扰。在同样芯片面积下，一个大芯片的良率会低于多个小芯片的良率。进一步而言，假设晶片上缺陷的分布是一样的，一个制造在晶片上的大芯片的良率，会低于制造在同个晶片上，同样面积中多个小芯片的良率。然而，将大芯片切成许多小芯片会带来一些常见问题。比如说，不同小芯片间需要采用大量的信号来进行传输。因此，当更多的信号传输于小芯片间时，便需要额外的面积来布设信号线。必然地，需要额外的面积来布设小芯片间的信号线，将使得以小芯片来实施同样功能大芯片的制造成本增加。因此，需要可以达到芯片间之信号数量减少技术的创新设计。
技术实现思路
有鉴于此，本专利技术特提供以下技术方案：依据本专利技术的一个实施方式，提供一种半导体裸芯片组装于晶片级封装，所述半导体裸芯片包括：处理电路，复用器，以及传输接口。处理电路产生多个信号输出，复用器整合多个信号输出成合成信号，传输接口传输合成信号至晶片级封装内的另一半导体裸芯片。依据本专利技术另一实施方式，提供一种半导体裸芯片组装于晶片级封装，半导体裸芯片包括：处理电路，仲裁器，以及传输接口。处理电路包括多个处理r>
模块，分别地产生多个信号输出，仲裁器对处理模块发出的传输需求进行仲裁，而根据信号输出其中之一产生仲裁信号，传输接口传输仲裁信号至晶片级封装内的另一半导体裸芯片。依据本专利技术另一实施方式，提供一种半导体裸芯片组装于晶片级封装，半导体裸芯片包括：处理电路，编码器，以及传输接口。处理电路产生具有第一信号波形的第一信号输出，编码器对第一信号输出进行编码而产生具有第二信号波形的第二信号输出，其中第二信号波形与第一信号波形不同，传输接口传输第二信号输出至晶片级封装内的另一半导体裸芯片。依据本专利技术另一实施方式，提供一种半导体裸芯片组装于晶片级封装，半导体裸芯片包括：接收接口，解复用器，以及处理电路。接收接口接收晶片级封装内的另一半导体裸芯片所产生的合成信号，解复用器将合成信号分离成多个信号输入，处理电路接收来自解复用器的信号输入。依据本专利技术另一实施方式，提供一种半导体裸芯片组装于晶片级封装，半导体裸芯片包括：接收接口，处理电路，以及调度器。接收接口接收晶片级封装内的另一半导体裸芯片所产生的仲裁信号，处理电路包括至少一处理模块，调度器发送仲裁信号至至少一处理模块。依据本专利技术另一实施方式，提供一种半导体裸芯片组装于晶片级封装，半导体裸芯片包括：接收接口，解码器，以及处理电路。接收接口接收晶片级封装内，另一半导体裸芯片所产生的具有第二信号波形的第二信号输入，解码器对第二信号输入进行解码以产生具有第一信号波形的第一信号输入，其中第一信号波形与第二信号波形不同，处理电路接收第一信号输入。本专利技术所提供的半导体裸芯片，能够达到芯片间的信号数量减少的效果。对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本专利技术的各目的是明显的。【附图说明】图1是根据本专利技术第一实施例，组装于同一封装的多个半导体裸芯片。图2是本专利技术一实施例中，半导体裸芯片间之信号数量减少上，时域多路复用技术之一时序图。图3是根据本专利技术第二实施例，组装于同一封装的多个半导体裸芯片。图4是根据本专利技术一实施例之时序图，说明了施用于半导体裸芯片间之信
号数量减少的时域多路复用技术。图5是根据本专利技术第三实施例，组装于同一封装的多个半导体裸芯片。图6是根据本专利技术第四实施例，组装于同一封装的多个半导体裸芯片。图7是根据本专利技术第五实施例，组装于同一封装的多个半导体裸芯片。图8是本专利技术一实施例中，半导体裸芯片间之信号更新频率降低上，使用了触发信息传送机制之一时序图。图9是说明由一半导体裸芯片传送至另一半导体裸芯片的32位中断信号的例子。图10是根据本专利技术一实施例所显示之不同晶片级封装设计。【具体实施方式】在权利要求书及说明书中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本权利要求书及说明书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在权利要求书及说明书中所提及的「包括」为开放式的用语，故应解释成「包括但不限定于」。另外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一设备耦接于第二设备，则代表所述第一设备可直接电连接于所述第二设备，或通过其他设备或连接手段间接地电连接至所述第二设备。晶片级封装是一种封装半导体裸芯片的技术，其与晶片切割成单一半导体裸芯片，然后加以封装的传统封装方式不同。上述所指的晶片级封装是基于晶片级制程来制造。亦即多个半导体裸芯片(如同质芯片或异质芯片)封装于同一晶片级封装中，而联络各半导体裸芯片间的连接路径/传输总线/传输电路…等是以晶片级制程来制造。因此，连接路径、传输总线或传输电路可由金属层进行实施(如重布线层金属层(RDL，Re-Distribution Layer，一种芯片上的金属层，可在不同位置使用集成电路上的输出/输入引脚))，而非传统封装中的焊线。晶片级封装可以是集成扇出型(integrated fan-out，InFO)封装，或是芯片置于基板上晶片型(chip on wafer on substrate，CoWoS，package)封装。接下来的晶片级封装是以InFO封装来举例，但不能被用来当成限缩。使用于所提概念的晶片级封装可以是InFO封装或CoWoS封装，而InFO封装与CoWoS封装是可以互换的。图1是根据本专利技术第一实施例，组装于同一封装的多个半导体裸芯片。在此实施例中，晶片级封装100具有两颗半导体裸芯片102、104组装于内部。举例而言，晶片级封装300可以是集成扇出型(integrated fan-out，InFO)封装，半导体裸芯片102、104可以是同质芯片(亦即相同芯片)或是异质芯片(亦即不同芯片)，且/或晶片级封装100中的半导体裸芯片102、104用以执行网路交换器功能。然而，此仅是用以举例说明，而不能被用来当成是本专利技术的限缩。任何使用所提出的信号数量减少技术的晶片级封装，皆落在本专利技术的范围内。半导体裸芯片102具有处理电路112、复用器(MUX)114，以及传输接口(TX)116。在此实施例中，处理电路112具有操作于驱动时钟eng_ck而分别产生多个信号输出(例如A与B)的单一处理模块(例如主引擎，master engines)113。在此实施例中，在半导体裸芯片102、104间的信号数量减少上，使用了时域多路复用技术。因此，复用器114用以整合多个信号输出(例如A与B)成合成信号(例如C)。传输接口116以接口时钟info_ck传输此合成信号(例如C)至半导体裸芯片104，其中接口时钟info_ck本文档来自技高网...

【技术保护点】
一种半导体裸芯片，组装于晶片级封装，其特征在于，所述半导体裸芯片包括：处理电路，产生多个信号输出；复用器，整合所述多个信号输出成合成信号；以及传输接口，传输所述合成信号至所述晶片级封装内的另一半导体裸芯片。

【技术特征摘要】
2015.02.17 US 62/117,086;2015.07.29 US 62/198,650;1.一种半导体裸芯片，组装于晶片级封装，其特征在于，所述半导体裸芯片包括：处理电路，产生多个信号输出；复用器，整合所述多个信号输出成合成信号；以及传输接口，传输所述合成信号至所述晶片级封装内的另一半导体裸芯片。2.根据权利要求1所述的半导体裸芯片，其特征在于，所述处理电路包括：单一处理模块，产生所述多个信号输出。3.根据权利要求1所述的半导体裸芯片，其特征在于，所述处理电路包括：多个处理模块，对应地产生所述多个信号输出。4.根据权利要求3所述的半导体裸芯片，其特征在于，当所述多个处理模块其中之一操作于传输状态而产生对应的信号输出，则余下的处理模块便操作于执行状态，以及所述多个处理模块以预定顺序交替地进入所述传输状态。5.根据权利要求1所述的半导体裸芯片，其特征在于，所述晶片级封装是集成扇出型封装。6.一种半导体裸芯片，组装于晶片级封装，其特征在于，所述半导体裸芯片包括：处理电路，包括：多个处理模块，分别地产生多个信号输出；仲裁器，对所述多个处理模块发出的传输需求进行仲裁，而根据所述多个信号输出其中之一产生仲裁信号；以及传输接口，传输所述仲裁信号至所述晶片级封装内的另一半导体裸芯片。7.如权利要求6所述的半导体裸芯片，其特征在于，所述仲裁器进一步产生标识信息，以指出所述多个处理模块中哪一个发出的传输需求被所述仲裁器收到，以及所述传输接口进一步传输所述标识信息至另一半导体裸芯片。8.如权利要求6所述的半导体裸芯片，其特征在于，所述晶片级封装是集成扇出型封装。9.一种半导体裸芯片，组装于晶片级封装，其特征在于，所述半导体裸芯片包括：处理电路，产生具有第一信号波形的第一信号输出；编码器，对所述第一信号输出进行编码而产生具有第二信号波形的第二信
\t号输出，其中所述第二信号波形与所述第一信号波形不同；以及传输接口，传输所述第二信号输出至所述晶片级封装内的另一半导体裸芯片。10.如权利要求9所述的半导体裸芯片，其特征在于，所述第一信号输出具有持续至少两个时钟周期的逻辑高电平，或具有持续至少两个时钟周期的逻辑低电平。11.如权利要求9所述的半导体裸芯片，其特征在于，所述编码器根据所述第一信号输出的触发信息产生所述第二信号输...

【专利技术属性】
技术研发人员：苏耀群，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71