半导体器件及其制造方法及包括该器件的电子设备技术

公开了一种竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据实施例，竖直型半导体器件可以包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层；绕沟道层的至少部分外周形成的栅堆叠；以及以下至少之一：针对第一源/漏层的第一电连接部件，包括设于有源区顶面上方的第一接触部以及与第一接触部相接触、且从有源区顶面上方延伸至与第一源/漏层的至少部分侧壁相接触的第一导电通道；以及针对栅堆叠的第二电连接部件，包括设于有源区顶面上方的第二接触部以及与第二接触部相接触、且从有源区顶面上方延伸至与栅堆叠中栅导体层的至少部分侧壁相接触的第二导电通道。

Semiconductor device and its manufacturing method and electronic equipment including the device

A vertical semiconductor device, a manufacturing method thereof and an electronic device including the semiconductor device are disclosed. According to an embodiment, a vertical semiconductor device may include: a vertical active region on a substrate, including a first source/drain layer, a channel layer and a second source/drain layer in turn; a gate stack formed around at least part of the peripheral part of the channel layer; and at least one of the following: a first electrical connection component for the first source/drain layer, including a first contact part located above the top surface of the active region. And the first conductive channel that contacts the first contact part and extends from the top surface of the active region to at least part of the side wall of the first source/drain layer; and the second electrical connection component for the grid stack, including the second contact part located above the top surface of the active region and the second contact part, and extends from the top surface of the active region to at least part of the grid conductor layer in the grid stack. The second conductive channel in which part of the side wall contacts.

【技术实现步骤摘要】
半导体器件及其制造方法及包括该器件的电子设备
本公开涉及半导体领域，更具体地，涉及具有紧凑接触部的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。但是，在竖直型器件中，由于源极、栅极和漏极竖直叠置，所以接触部，特别是到栅极以及位于下层的源极或漏极的接触部，需要横向上偏离有源区。这样，导致了器件面积的增大。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种节凑接触部的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据本公开的一个方面，提供了一种竖直型半导体器件，包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层；绕沟道层的至少部分外周形成的栅堆叠；以及以下至少之一：针对第一源/漏层的第一电连接部件，包括设于有源区顶面上方的第一接触部以及与第一接触本文档来自技高网...

【技术保护点】
1.一种竖直型半导体器件，包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层；绕沟道层的至少部分外周形成的栅堆叠；以及以下至少之一：针对第一源/漏层的第一电连接部件，包括设于有源区顶面上方的第一接触部以及与第一接触部相接触、且从有源区顶面上方延伸至与第一源/漏层的至少部分侧壁相接触的第一导电通道；以及针对栅堆叠的第二电连接部件，包括设于有源区顶面上方的第二接触部以及与第二接触部相接触、且从有源区顶面上方延伸至与栅堆叠中栅导体层的至少部分侧壁相接触的第二导电通道。

【技术特征摘要】
1.一种竖直型半导体器件，包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层；绕沟道层的至少部分外周形成的栅堆叠；以及以下至少之一：针对第一源/漏层的第一电连接部件，包括设于有源区顶面上方的第一接触部以及与第一接触部相接触、且从有源区顶面上方延伸至与第一源/漏层的至少部分侧壁相接触的第一导电通道；以及针对栅堆叠的第二电连接部件，包括设于有源区顶面上方的第二接触部以及与第二接触部相接触、且从有源区顶面上方延伸至与栅堆叠中栅导体层的至少部分侧壁相接触的第二导电通道。2.根据权利要求1所述的竖直型半导体器件，还包括：设于有源区顶部上的针对第二源/漏层的第三接触部，其中第三接触部竖直延伸以与第二源/漏层相接触。3.根据权利要求1或2所述的竖直型半导体器件，还包括：在有源区顶部形成的电介质层，其中第一电连接部件和第二电连接部件中所述至少一个的相应第一接触部和/或第二接触部形成在电介质层上，第三接触部形成为贯穿电介质层。4.根据权利要求3所述的竖直型半导体器件，其中，第一电连接部件和第二电连接部件中所述至少一个的相应第一导电通道和/或第二导电通道在电介质层上延伸。5.根据权利要求2所述的竖直型半导体器件，其中，第一电连接部件和第二电连接部件中所述至少一个的相应第一接触部和/或第二接触部以及第三接触部在有源区的顶部上大致沿着有源区的纵向延伸方向排列。6.根据权利要求1或2所述的竖直型半导体器件，还包括：在第一源/漏层、第二源/漏层以及栅堆叠的外周侧壁上设置的隔离层，其中，以下至少之一成立：第一导电通道从有源区顶面上方延伸至隔离层上，其中，在第一区域中，第一源/漏层穿过隔离层而与第一导电通道相接触；以及第二导电通道从有源区顶面上方延伸至隔离层上，其中，在第二区域中，栅堆叠穿过隔离层而与第二导电通道相接触。7.根据权利要求6所述的竖直型半导体器件，其中，隔离层被形成为在竖直方向上具有基本上平坦的表面，以及以下至少之一成立：在第一区域处，第一源/漏层的外周相对于第二源/漏层的外周以及栅堆叠的外周向外侧伸出，以便在隔离层的所述表面处露出；以及在第二区域处，栅堆叠的外周相对于第一源/漏层的外周以及第二源/漏层的外周向外侧伸出，以便在隔离层的所述表面处露出。8.根据权利要求7所述的竖直型半导体器件，其中，在竖直方向上，第一区域处露出的第一源/漏层的侧壁和/或第二区域处露出的栅堆叠的侧壁与所述表面基本上共面。9.根据权利要求1所述的竖直型半导体器件，其中，第一电连接部件和第二电连接部件中所述至少一个的相应第一导电通道和/或第二导电通道各自包括：设于有源层顶部上的水平导电通道部分；以及与水平导电通道部分相接触的竖直导电通道部分。10.根据权利要求9所述的竖直型半导体器件，其中，竖直导电通道部分呈侧墙形式。11.根据权利要求9所述的竖直型半导体器件，其中，第一导电通道的竖直导电通道部分与第二导电通道的竖直导电通道部分分别设置于有源区外周的相对两侧上。12.根据权利要求6所述的竖直型半导体器件，其中，隔离层包括低k材料。13.根据权利要求6所述...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11