具有周围有基础绝缘结构的有源柱的半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，包含从衬底突出的有源图案及围绕有源图案的下部部分的绝缘结构。绝缘结构包含与衬底的顶部表面及有源图案的侧壁共形的绝缘层以及在绝缘层上的掩埋绝缘图案。本发明专利技术的半导体装置具有增强的可靠性。

Semiconductor Device with Active Column Surrounded by Foundation Insulation Structure

The invention provides a semiconductor device comprising an active pattern projecting from a substrate and an insulating structure surrounding the lower part of the active pattern. The insulation structure consists of an insulating layer conformal to the top surface of the substrate and the side wall of the active pattern as well as a buried insulating pattern on the insulating layer. The semiconductor device of the present invention has enhanced reliability.

【技术实现步骤摘要】
具有周围有基础绝缘结构的有源柱的半导体装置相关申请案的交叉参考本专利申请要求2017年8月18日提交的第10-2017-0104755号韩国专利申请案的优先权，所述申请案的全部内容在此以全文引用的方式并入本文中。
本专利技术概念涉及半导体装置，且更确切地说，涉及包含装置隔离层的半导体装置。
技术介绍
半导体装置可包含集成电路，所述集成电路包含金属氧化物半导体场效应晶体管(metaloxidesemiconductorfieldeffecttransistor,MOSFET)。随着半导体装置的大小及设计规则已减小，MOSFET的大小也已减小。MOSFET大小的减小可能导致短沟道效应，其可能使半导体装置的操作特性劣化。因此，已经对开发用于形成具有极佳效能同时克服因半导体装置的集成所致的局限性的半导体装置的技术进行了研究。
技术实现思路
本专利技术概念的一些实施例可提供具有增强的可靠性的半导体装置。根据本专利技术概念的一些示例性实施例，半导体装置包含从衬底突出的有源图案及围绕有源图案的下部部分的绝缘结构。绝缘结构包含与衬底的顶部表面及有源图案的侧壁共形的绝缘层以及在绝缘层上的掩埋绝缘图案。根据本专利技术概念的额外示例性实施例，半导体装置包含：衬底，其包含间隔开的第一区域及在第一区域之间的第二区域；第一有源图案，其在第一区域中的第一个上从衬底突出；第二有源图案，其在第一区域中的第二个上从衬底突出；以及绝缘结构，围绕第一有源图案的下部部分及第二有源图案的下部部分。绝缘结构包含与衬底的顶部表面以及第一有源图案及第二有源图案的侧壁共形的绝缘层以及在绝缘层上的掩埋绝缘图案。根据本专利技术概念的其它示例性实施例，半导体装置包含从衬底突出的柱形有源图案及围绕有源图案的下部部分的绝缘结构。绝缘结构包含第一绝缘层及在第一绝缘层上的第二绝缘层，所述第一绝缘层包含在衬底的顶部表面上的水平部分及从水平部分延伸到有源图案的侧壁上的竖直部分。附图说明图1说明绘示根据本专利技术概念的示例性实施例的半导体装置的平面图；图2A及图2B说明绘示根据本专利技术概念的示例性实施例的半导体装置的横截面图；图3A及图3B说明绘示根据本专利技术概念的示例性实施例的半导体装置的横截面图；图4A到图13A以及图4B到图13B说明绘示制造根据本专利技术概念的示例性实施例的半导体装置的方法的横截面图；图14A、图14B、图15A以及图15B说明绘示制造根据本专利技术概念的示例性实施例的半导体装置的方法的横截面图；图16说明绘示根据本专利技术概念的示例性实施例的半导体装置的平面图；图17A及图17B说明绘示根据本专利技术概念的示例性实施例的半导体装置的横截面图；图18A及图18B说明绘示根据本专利技术概念的示例性实施例的半导体装置的横截面图；图19A到图24A以及图19B到图24B说明绘示制造根据本专利技术概念的示例性实施例的半导体装置的方法的横截面图。附图标号说明100、200：衬底；102、202：装置隔离层；110、210：有源图案；120、220：下部绝缘结构；121：第一线层；122、222：第一线图案；122a、222a：水平段；122b、222b：竖直段；124、224：掩埋图案；124a、224a：第一掩埋段；124b、224b：第二掩埋段；125：第二线层；126、226：第二线图案；127：牺牲图案；130：第一层间介电层；132：第二层间介电层；140：第一上部接触件；142：第二上部接触件；144：第三上部接触件；230：层间介电层；240：上部接触件；A-A'、B-B'、C-C'、D-D'：线；ACT：有源区；AF：有源鳍；CAP：覆盖图案；CH：沟道；D1：第一方向；D2：第二方向；D3：第三方向；ESP：蚀刻停止层图案；GE：栅极电极；GEL：栅极电极层；GI：栅极介电图案；GIL：栅极介电层；GR：间隙区域；GSP：栅极间隔件；MP1：第一掩模图案；MP2：第二掩模图案；R1：第一区域；R2：第二区域；SD：源极/漏极；SD1：第一源极/漏极；SD1a：上部部分；SD1b：下部部分；SD2：第二源极/漏极；SFP：牺牲图案；SMP：牺牲掩模图案；SP1、SP2：间距；TRC1：第一沟槽；TRC2：第二沟槽。具体实施方式下文将参考附图描述本专利技术概念的示例性实施例。在整个描述中相同参考编号可指示相同组件。图1说明绘示根据本专利技术概念的示例性实施例的半导体装置的平面图。图2A及图2B说明绘示根据本专利技术概念的示例性实施例的半导体装置的横截面图。举例来说，图2A说明沿图1的线A-A'截取的横截面图，且图2B说明沿图1的线B-B'截取的横截面图。参考图1、图2A和图2B，可以提供衬底100。衬底100可为半导体衬底。举例来说，衬底100可为化合物半导体衬底或包含硅或锗的半导体衬底。衬底100可包含在第一方向D1上彼此间隔开的第一区域R1及在第一区域R1之间的第二区域R2。第一区域R1和第二区域R2中的每一个可在与第一方向D1交叉(例如，垂直)的第二方向D2上延伸。衬底100在其中可具有限定有源区ACT的装置隔离层102。举例来说，当俯视时，衬底100在其由装置隔离层102包围的部分处可具有有源区ACT。装置隔离层102可经设置距衬底100的顶部表面具有预定深度。装置隔离层102可包含例如氧化硅、氮化硅及/或氮氧化硅。有源区ACT可限定于第一区域R1中。有源区ACT可在第一区域R1中的每一个中在第二方向D2上彼此间隔开。举例来说，有源区ACT可沿第二方向D2在第一区域R1中的每一个中相等地间隔开。举例来说，当俯视时，有源区ACT中的每一个可在第一方向D1上延伸。第一区域R1可具有有源图案110。有源图案110可设置在有源区ACT上。多个有源图案110可设置在一个有源区ACT上。举例来说，如图1及图2A中所说明，三个有源图案110可设置在一个有源区ACT上。然而，本专利技术概念并不限于此。举例来说，与图1及图2A中所说明的不同，一个有源区ACT上可设置有两个有源图案110或设置有四个或大于四个有源图案110。有源图案110可在一个有源区ACT上设置在第一方向D1上。然而，本专利技术概念并不限于此。设置在给定第一区域R1上的有源图案110之间的间距SP1可小于设置在相邻第一区域R1上的有源图案110之间的间距SP2。有源图案110中的每一个可具有从衬底100的顶部表面或从有源区ACT的顶部表面突出的柱形。举例来说，有源图案110中的每一个可在垂直于衬底100的顶部表面的第三方向D3上延伸。有源图案110中的每一个可包含设置在有源图案110中的每一个上的第一源极/漏极SD1的至少一部分(例如，上部部分SD1a)、在有源图案110中的每一个的上部部分处的第二源极/漏极SD2以及在第一源极/漏极SD1与第二源极/漏极SD2之间的沟道CH。第一源极/漏极SD1及第二源极/漏极SD2可包含掺杂有相同杂质的半导体材料。举例来说，第一源极/漏极SD1及第二源极/漏极SD2可包含掺杂有n型杂质及p型杂质中的一个的硅。沟道CH可包含半导体材料。举例来说，沟道CH可包含未掺杂硅。第一源极/漏极SD1可包含上部部分SD1a及下部部分SD1b。第一源极/漏极SD1的上部部分SD1a可以设置在有源图案110中，且第一源极/漏极S本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：有源图案，从衬底突出；以及绝缘结构，围绕所述有源图案的下部部分且包括绝缘层以及在所述绝缘层上的掩埋绝缘图案，所述绝缘层与所述衬底的顶部表面以及所述有源图案的侧壁共形。

【技术特征摘要】
2017.08.18 KR 10-2017-01047551.一种半导体装置，其特征在于，包括：有源图案，从衬底突出；以及绝缘结构，围绕所述有源图案的下部部分且包括绝缘层以及在所述绝缘层上的掩埋绝缘图案，所述绝缘层与所述衬底的顶部表面以及所述有源图案的侧壁共形。2.根据权利要求1所述的半导体装置，其中所述绝缘层包括在所述衬底的所述顶部表面上的水平部分以及从所述水平部分延伸到所述有源图案的所述侧壁上的竖直部分，且其中所述掩埋绝缘图案定位于所述水平部分的顶部表面上以及所述竖直部分的侧壁上。3.根据权利要求1所述的半导体装置，其中所述掩埋绝缘图案包括设置在所述有源图案之间的第一部分以及在所述有源图案外部的第二部分。4.根据权利要求3所述的半导体装置，其中所述掩埋绝缘图案的所述第一部分以及所述第二部分具有在实质上相同的水平高度处的顶部表面。5.根据权利要求3所述的半导体装置，其中所述掩埋绝缘图案的所述第一部分具有在比所述掩埋绝缘图案的所述第二部分的顶部表面高的水平高度处的顶部表面。6.根据权利要求5所述的半导体装置，其中所述绝缘层包括第一绝缘层，且其中所述绝缘结构还包括在所述掩埋绝缘图案的所述第二部分上的第二绝缘层。7.根据权利要求6所述的半导体装置，其中所述第二绝缘层并未设置在所述掩埋绝缘图案的所述第一部分上。8.根据权利要求6所述的半导体装置，其中所述第二绝缘层具有在与所述掩埋绝缘图案的所述第一部分的所述顶部表面实质上相同的水平高度处的顶部表面。9.根据权利要求1所述的半导体装置，还包括在所述衬底中且限定有源区的装置隔离层，其中所述有源图案定位于所述有源区上且其中所述绝缘结构覆盖所述装置隔离层。10.根据权利要求1所述的半导体装置，其中所述有源图案中的每一个包括：第一源极/漏极，在所述有源图案中的每一个的下部部分处；第二源极/漏极，在所述有源图案中的每一个的上部部分处；以及沟道，在所述第一源极/漏极与所述第二源极/漏极之间。11.根据权利要求10所述的半导体装置，还包括在所述绝缘结构上且围绕所述有源图案的栅极电极。12.根据权利要求1所述的半导体装置，其中所述有源图案沿着第一方向间隔开，且其中所述半导...

【专利技术属性】
技术研发人员：曹九荣，郭大荣，金信惠，柳庚玟，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR