半导体结构及半导体集成电路结构制造技术

本实用新型专利技术提供一种半导体结构，包括：待处理结构，其上表面轮廓定义一突出部及一遮掩部，突出部具有一高于遮掩部的离子注入面，遮掩部具有一初始上表面，离子注入面与初始上表面位于待处理结构的同一侧，突出部还具有由初始上表面至离子注入面的突起高度；突出部包括自离子注入面进行离子注入所形成的区域。通过上述方案，本实用新型专利技术提供了一种半导体结构，可以通过离子注入的方式解决半导体结构研磨速率的问题，从而可以依据实际需求调节不同区域的研磨速率；可以解决将具有高度差的结构层刻蚀研磨至同一平面的过程中所造成的晶圆表面刮伤的问题；另外，本实用新型专利技术还可以在同一晶圆的不同结构的研磨过程中，保证研磨后得到薄膜的均一性等。

【技术实现步骤摘要】
半导体结构及半导体集成电路结构
本技术属于半导体集成电路器件结构制备
，特别是涉及一种半导体结构及半导体集成电路结构。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在半导体器件结构的制备中，经常遇到需要刻蚀以及研磨等工艺，在研磨过程中往往存在研磨速率很差以及研磨后形成缺陷等诸多问题，例如，在一DRAM产品中，记忆单元(memorycell)与其边缘(periphery)器件形成后，上面需要覆盖一层介电质(通常是SiO2)，由于memorycell和periphery区域的高度差，造成介电质层高度落差，为了减少这种高度差，通常需要在periphery上覆盖光阻，对memorycell上面的介电质层进行刻蚀，光阻去除后，再使用CMP(chemicalmechanicalpolish，化学机械研磨)的方法将介电质层磨平，从而，刻蚀后形成的突起会在后续的化学机械研磨中断裂，并造成晶圆表面刮伤，最终可能影响产品的电性和良率。因此，如何提供一种半导体结构及半导体结构集成电路结构及其制备方法，以解决现有技术中存在的研磨速率差以及研磨过程容易造成产品缺陷等的问题实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构及半导体集成电路结构及其制备方法，用于解决现有技术中研磨速率差以及研磨过程容易造成产品缺陷等问题。为实现上述目的及其他相关目的，本技术提供一种半导体结构，包括：待处理结构，所述待处理结构的上表面轮廓定义一突出部及一遮掩部，所述突出部具有一高于所述遮掩部的离子注入面，所述遮掩部具有一初始上表面，其中，所述离子注入面与所述初始上表面位于所述待处理结构的同一侧，且所述突出部还具有由所述初始上表面形成的水平面至所述离子注入面的突起高度；其中，所述突出部包括自所述离子注入面进行离子注入所形成的区域，所述离子注入用于破坏所述突出部的内部化学键结进而提高所述突出部的研磨速率。本技术还提供一种半导体集成电路结构，所述半导体集成电路结构包括：半导体处理结构，所述半导体处理结构具有一研磨表面以及一初始上表面，且所述研磨表面不高于由所述初始上表面形成的水平面；其中，所述研磨表面由所述半导体处理结构处理前的待处理结构的上表面轮廓定义的突出部研磨形成，所述初始上表面由所述待处理结构的上表面轮廓定义的遮掩部形成，且所述突出部具有一高于所述遮掩部的离子注入面，所述遮掩部具有所述初始上表面，所述离子注入面与所述初始上表面位于所述待处理结构的同一侧，且所述突出部还具有由所述初始上表面形成的水平面至所述离子注入面的突起高度；其中，进行所述研磨之前，所述突出部包括自所述离子注入面进行离子注入形成的区域，所述离子注入用于破坏所述突出部的内部化学键结进而提高所述突出部的研磨速率，所述研磨表面由所述离子注入后的所述突出部自所述离子注入面进行所述研磨形成。作为本技术的一种优选方案，所述突出部的所述研磨表面与所述遮掩部的所述初始上表面位于同一水平面上。作为本技术的一种优选方案，所述待处理结构包括基底、位于所述基底上的存储单元结构以及覆盖所述存储单元结构且覆盖所述存储单元结构周围的所述基底的介质层，所述介质层位于所述存储单元结构顶部表面上的部分构成所述突出部，所述介质层位于所述存储单元结构周围的所述基底表面上的部分构成所述遮掩部。作为本技术的一种优选方案，所述研磨表面与所述遮掩部的所述初始上表面构成于一连续表面，所述研磨表面仍高于所述存储单元结构的顶部表面。作为本技术的一种优选方案，所述研磨表面的形成还在于：对进行所述离子注入后的所述突出部进行干法刻蚀，再对经过所述干法刻蚀后的所述突出部进行所述研磨，以形成所述研磨表面，其中，进行所述离子注入与进行所述干法刻蚀基于相同的掩膜层，且所述掩膜层在进行所述研磨之前去除。本技术还提供一种半导体集成电路结构，所述半导体集成电路结构包括：半导体处理结构，所述半导体处理结构具有第一研磨表面及第二研磨表面，其中，所述第一研磨表面由所述半导体处理结构处理前的待处理结构上定义的第一注入区研磨形成，所述第二研磨表面由所述待处理上定义的第二注入区研磨形成，所述第一注入区具有第一离子注入面，所述第二注入区具有第二离子注入面，所述第一研磨表面和所述第二研磨表面的高度差不大于所述第一离子注入面和所述第二离子注入面的高度差；其中，所述第一离子注入面与所述第二离子注入面位于所述待处理结构的同一侧，在相同研磨且未离子注入的条件下，所述第一注入区的研磨速率小于所述第二注入区的研磨速率；且进行所述研磨之前，所述第一注入区包括自所述第一离子注入面进行第一离子注入而形成的区域，所述第二注入区包括自所述第二离子注入面进行第二离子注入而形成的区域，所述离子注入用于改善所述第一注入区及所述第二注入区的研磨速率，且所述第一注入区的注入剂量大于所述第二注入区的注入剂量，从而使得所述第一注入区的研磨速率与所述第二注入区的研磨速率相互趋近，所述第一研磨表面由经过所述第一离子注入的所述第一注入区研磨形成，所述第二研磨表面由经过所述第二离子注入的所述第二注入区研磨形成。作为本技术的一种优选方案，所述第一研磨表面与所述第二研磨表面位于同一水平面上。作为本技术的一种优选方案，所述第一注入区及所述第二注入区的分布选自所述第一注入区对应位于所述待处理结构的中心，所述第二注入区环绕位于所述第一注入区的外围，以及所述第二注入区对应位于所述待处理结构的中心，所述第一注入区环绕位于所述第二注入区的外围中的任意一种。作为本技术的一种优选方案，所述第一注入区及所述第二注入区的分布选自于所述第一注入区呈环形，所述第二注入区包括位于环形的所述第一注入区中心的中心部以及位于环形的所述第一注入区外围的外围部，以及所述第二注入区呈环形，所述第一注入区包括位于环形的所述第二注入区中心的中心部以及位于环形的所述第二注入区外围的外围部中的任意一种。作为本技术的一种优选方案，所述待处理结构还包括：于所述待处理结构上定义的至少一个辅助离子注入区，且所述辅助离子注入区包括进行辅助离子注入而形成的区域，其中，所述第一注入区、所述第二注入区以及各所述辅助离子注入区中的至少两者具有不同的注入剂量，从而使得的各注入区的研磨速率相互趋近。本技术还提供一种半导体集成电路结构，所述半导体集成电路结构包括：半导体处理结构，所述半导体处理结构具有第一研磨表面及第二研磨表面，其中，所述第一研磨表面由所述半导体处理结构处理前的待处理结构上定义的注入区研磨形成，所述第二研磨表面由所述待处理上定义的非注入区研磨形成，所述注入区具有一离子注入面，所述非注入区具有初始上表面，所述第一研磨表面和所述第二研磨表面的高度差不大于所述离子注入面和所述初始上表面的高度差；其中，所述离子注入面与所述初始上表面本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：待处理结构，所述待处理结构的上表面轮廓定义一突出部及一遮掩部，所述突出部具有一高于所述遮掩部的离子注入面，所述遮掩部具有一初始上表面，其中，所述离子注入面与所述初始上表面位于所述待处理结构的同一侧，且所述突出部还具有由所述初始上表面形成的水平面至所述离子注入面的突起高度；其中，所述突出部包括自所述离子注入面进行离子注入所形成的区域，所述离子注入用于破坏所述突出部的内部化学键结进而提高所述突出部的研磨速率。

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：待处理结构，所述待处理结构的上表面轮廓定义一突出部及一遮掩部，所述突出部具有一高于所述遮掩部的离子注入面，所述遮掩部具有一初始上表面，其中，所述离子注入面与所述初始上表面位于所述待处理结构的同一侧，且所述突出部还具有由所述初始上表面形成的水平面至所述离子注入面的突起高度；其中，所述突出部包括自所述离子注入面进行离子注入所形成的区域，所述离子注入用于破坏所述突出部的内部化学键结进而提高所述突出部的研磨速率。2.一种半导体集成电路结构，其特征在于，所述半导体集成电路结构包括：半导体处理结构，所述半导体处理结构具有一研磨表面以及一初始上表面，且所述研磨表面不高于由所述初始上表面形成的水平面；其中，所述研磨表面由所述半导体处理结构处理前的待处理结构的上表面轮廓定义的突出部研磨形成，所述初始上表面由所述待处理结构的上表面轮廓定义的遮掩部形成，且所述突出部具有一高于所述遮掩部的离子注入面，所述遮掩部具有所述初始上表面，所述离子注入面与所述初始上表面位于所述待处理结构的同一侧，且所述突出部还具有由所述初始上表面形成的水平面至所述离子注入面的突起高度；其中，进行所述研磨之前，所述突出部包括自所述离子注入面进行离子注入形成的区域，所述离子注入用于破坏所述突出部的内部化学键结进而提高所述突出部的研磨速率，所述研磨表面由所述离子注入后的所述突出部自所述离子注入面进行所述研磨形成。3.根据权利要求2所述的半导体集成电路结构，其特征在于，所述突出部的所述研磨表面与所述遮掩部的所述初始上表面位于同一水平面上。4.根据权利要求2所述的半导体集成电路结构，其特征在于，所述待处理结构包括基底、位于所述基底上的存储单元结构以及覆盖所述存储单元结构且覆盖所述存储单元结构周围的所述基底的介质层，所述介质层位于所述存储单元结构顶部表面上的部分构成所述突出部，所述介质层位于所述存储单元结构周围的所述基底表面上的部分构成所述遮掩部。5.根据权利要求4所述的半导体集成电路结构，其特征在于，所述研磨表面与所述遮掩部的所述初始上表面构成于一连续表面，所述研磨表面仍高于所述存储单元结构的顶部表面。6.一种半导体集成电路结构，其特征在于，所述半导体集成电路结构包括：半导体处理结构，所述半导体处理结构具有第一研磨表面及第二研磨表面，其中，所述第一研磨表面由所述半导体处理结构处理前的待处理结构上定义的第一注入区研磨形成，所述第二研磨表面由所述待处理结构上定义的第二注入区研磨形成，所述第一注入区具有第一离子注入面，所述第二注入区具有第二离子注入面，所述第一研磨表面和所述第二研磨表面的高度差不大于所述第一离子注入面和所述第二离子注入面的高度差；其中，所述第一离子注入面与所述第二离子注入面位于所述待处理结构的同一侧，在相同研磨且未离子注入的条件下，所述第一注入区的研磨速率小于所述第二注入区的研磨速率；且进行所述研磨之前，所述第一注入区包括自所述第一离子注入面...

【专利技术属性】
技术研发人员：刘铁，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34