图案化方法技术

本发明专利技术公开一种图案化方法，包含在硬掩模层上形成第一间隙壁图案和第一周围图案，形成平坦化层覆盖第一间隙壁图案和第一周围图案，在平坦化层上形成第二间隙壁图案和第二周围图案，其中第二间隙壁图案和第一间隙壁图案部分重叠，第二周围图案和第一周围图案完全不重叠。移除未重叠于第二间隙壁图案的第一间隙壁图案，形成一阵列图案，然后同时以该阵列图案、该第二周围图案和该第一周围图案为掩模对硬掩模层进行蚀刻，形成一图案化硬掩模层。

Patternization Method

The invention discloses a patterning method, which comprises forming a first clearance wall pattern and a first clearance wall pattern on a hard mask layer, forming a flattening layer covering the first clearance wall pattern and the first peripheral pattern, forming a second clearance wall pattern and a second peripheral pattern on the flattening layer, in which the second clearance wall pattern and the first clearance wall pattern overlap partially, the second peripheral pattern and the first one. Circumference patterns do not overlap at all. Remove the first gap wall pattern that does not overlap the second gap wall pattern to form an array pattern, and then etch the hard mask layer with the array pattern, the second surrounding pattern and the first surrounding pattern as masks to form a patterned hard mask layer.

【技术实现步骤摘要】
图案化方法
本专利技术涉及半导体制造领域，特别是涉及一种半导体元件的图案化方法。
技术介绍
半导体元件的制造过程中，布局设计图案是通过图案化制作工艺而被转移制作到半导体材料中。常规的图案化制作工艺通常包含光刻与蚀刻步骤，例如先通过光刻步骤将制作在一光掩模上的布局图案转移制作到半导体材料层上的一掩模层中，形成图案化掩模层，然后再以该图案化掩模层为蚀刻掩模对半导体材料层进行蚀刻，进一步将图案转移制作到半导体材料层中。随着半导体元件尺寸微缩以及功能提升，布局设计图案不仅具有更小的关键尺寸，还可能包含了多种不同型态的密集图案，使得图案化制作工艺更加困难与复杂。图案化制作工艺常是半导体制造领域往更小技术结点发展的关键因素。
技术实现思路
有鉴于此，本专利技术提供了一种改良的图案化方法，可用较简单的步骤同时制作出不同型态的紧密图案。根据本专利技术一优选实施例的图案化方法，包含提供一硬掩模层，包含一阵列区和一周围区。在该硬掩模层上形成一第一材料层，然后图案化该第一材料层，分别在该阵列区和该周围区形成一第一阵列图案和一第一周围图案。进行一第一自对准反相图案化制作工艺，将该第一阵列图案转变成一第一间隙壁图案。形成一平坦化层，完全覆盖该第一间隙壁图案和该第一周围图案，然后形成一第二材料层，并且图案化该第二材料层，分别在该阵列区和该周围区形成一第二阵列图案和一第二周围图案。进行一第二自对准反相图案化制作工艺，将该第二阵列图案转变成一第二间隙壁图案，其中该第二间隙壁图案与该第一间隙壁图案部分重叠，该第二周围图案与该第一周围图案完全不重叠。以该第二间隙壁图案和该第二周围图案为掩模蚀刻该平坦化层，暴露出部分该第一间隙壁图案，并且完全暴露出该第一周围图案，然后移除该第一间隙壁图案暴露的部分，形成一第三阵列图案。以该第三阵列图案、该第二周围图案和该第一周围图案为掩模蚀刻该硬掩模层，形成一图案化硬掩模层。该图案化硬掩模层可作为图案化其下方目标层的蚀刻掩模，在目标中制作出理想的布局图案。附图说明图1至图18为根据本专利技术一优选实施例的图案化方法的步骤示意图。主要元件符号说明：10基底380平坦化层101阵列区370第二材料层102周围区370a第二阵列图案A-A'切线370b第二周围图案B-B'切线480第二盖层C-C'切线372第二间隙壁材料层Y第一方向374第二间隙壁图案X第二方向390a,390b抗反射层110层间介电层380a,380b平坦化层112,114接触插塞174a第三阵列图案120目标层160a,160b图案化硬掩模层130硬掩模层150a,150b抗反射层140先进图案化薄膜140a,140b先进图案化薄膜150,190,390抗反射层130a,130b硬掩模层160硬掩模层120a,120b目标图案170第一材料层116凹陷170a第一阵列图案P1第一间距170b第二阵列图案P2第二间距180有机介电层P2第三间距200光致抗蚀剂层P4第四间距200a,200b光致抗蚀剂图案P5第五间距280第一盖层P6第六间距172第一间隙壁材料层P7第七间距174第一间隙壁图案具体实施方式图1至图18为本专利技术一优选实施例的图案化方法的步骤示意图，其中图1至图7上部为俯视图，下部为沿着府视图中切线A-A’和切线B-B’的剖面示意图；图8至图18上部为俯视图，下部为沿着府视图中切线C-C’和切线B-B’的剖面示意图。切线A-A’和切线C-C’分别沿着第二方向X和第一方向Y切过阵列区101，切线B-B’沿着第二方向X切过周围区102。在其他实施例中，B-B’也可以是沿着第一方向Y切过周围区102。图中所示第一方向Y与第二方向X互相垂直，在其他实施例中，第一方向Y与第二方向X也可以是不垂直的，两者夹有一小于90度的锐角。本专利技术的图案化方法可用于制作不同型态的紧密图案。以下以制作动态随机存取存储器(DRAM)阵列区的存储节点接触垫(storagenodepad)和周围区的接触插塞接触垫(contactplugpad)为实施例进行说明，以使本领域技术人员能了解本专利技术提供的图案化方法。请参考图1，首先提供一基底10，包含一阵列区101与一周围区102。基底10例如是硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。基底10中可形成有晶体管、字符线和位线，为了简化附图，并未绘示于图中。基底10上包含层间介电层110以及形成在层间介电层110中的接触插塞112和114。接触插塞112是位于阵列区的存储节点接触插塞(storagenodecontact)，用来连接存储器单元的电容与晶体管。接触插塞114位于周围区102，用来连接周围电路的晶体管与金属内连线。层间介电层110上覆盖有一目标层120，目标层120后续将会被图案化而分别在阵列区101和周围区102形成存储节点接触垫和接触插塞接触垫，分别与接触插塞112和接触插塞114电连接。层间介电层110可包含氧化硅、氮化硅等介电材料，但不限于此。目标层120可以和接触插塞112和114一体成形构成，因此包含相同的金属材料，例如钨。接着在目标层120上形成一图案转移层L1，然后在图案转移层L1上形成一硬掩模层160以及一第一材料层170。硬掩模层160与第一材料层170之间需具有蚀刻选择性，例如当硬掩模层160是氮化硅时，第一材料层170是多晶硅。图案转移层L1包含多层结构，由下至上依序是硬掩模层130(例如氮化硅)、先进图案化薄膜(advancedpatterningfilm,APF)140以及抗反射层150(例如氮氧化硅)。请参考图2和图3。接着进行第一次光刻暨蚀刻制作工艺，以将第一材料层170图案化而形成阵列区101的第一阵列图案170a和周围区102的第一周围图案170b。第一次光刻暨蚀刻制作工艺的步骤例如先依序在第一材料层170上形成有机介电层180、抗反射层190以及光致抗蚀剂层200，然后通过一光掩模(图未示)对光致抗蚀剂层200进行光刻制作工艺，因而将第一光掩模的图案转移至光致抗蚀剂层200，形成阵列区101的光致抗蚀剂图案200a和周围区102的光致抗蚀剂图案200b。接着以光致抗蚀剂图案200a和200b为蚀刻掩模蚀刻抗反射层190、有机介电层180和第一材料层170，将光致抗蚀剂图案200a和200b转移至第一材料层170中，形成阵列区101的第一阵列图案170a和周围区102的第一周围图案170b，然后移除剩余的光致抗蚀剂图案200a和200b、抗反射层190和有机介电层180。根据所述实施例，第一阵列图案170a包含多条沿着第一方向Y延伸的直线型(line-shaped)结构，相隔第一间距P1。第一周围图案170b包含多条沿着第一方向Y延伸的线段(segment)结构，相隔第二间距P2。较佳者，第一间距P1等于第二间距P2。在其他实施例中，第一周围图案170b可以是沿着第二方向X延伸，也就是说切线B-B’是沿着第一方向Y切过周围区102。换句话说，在其他实施例中，第一阵列图案170a与第一周围图案170b可以是沿着不同方向延伸。请参考图4、图5、图6和图7。接着进行第一自对准反相图案化(self-align本文档来自技高网...

【技术保护点】
1.一种图案化方法，包含:提供一硬掩模层，包含阵列区和周围区；在该硬掩模层上形成一第一材料层；图案化该第一材料层，分别在该阵列区和该周围区形成一第一阵列图案和一第一周围图案；进行一第一自对准反相图案化制作工艺，将该第一阵列图案转变成一第一间隙壁图案；形成一平坦化层，完全覆盖该第一间隙壁图案和该第一周围图案；在该平坦化层上形成一第二材料层；图案化该第二材料层，分别在该阵列区和该周围区形成一第二阵列图案和一第二周围图案；进行一第二自对准反相图案化制作工艺，将该第二阵列图案转变成一第二间隙壁图案，其中该第二间隙壁图案与该第一间隙壁图案部分重叠，该第二周围图案与该第一周围图案完全不重叠；以该第二间隙壁图案和该第二周围图案为掩模蚀刻该平坦化层，暴露出部分该第一间隙壁图案，并且完全暴露出该第一周围图案；移除该第一间隙壁图案暴露的部分，形成一第三阵列图案；以该第三阵列图案、该第二周围图案和该第一周围图案为掩模蚀刻该硬掩模层，形成一图案化硬掩模层。

【技术特征摘要】
1.一种图案化方法，包含:提供一硬掩模层，包含阵列区和周围区；在该硬掩模层上形成一第一材料层；图案化该第一材料层，分别在该阵列区和该周围区形成一第一阵列图案和一第一周围图案；进行一第一自对准反相图案化制作工艺，将该第一阵列图案转变成一第一间隙壁图案；形成一平坦化层，完全覆盖该第一间隙壁图案和该第一周围图案；在该平坦化层上形成一第二材料层；图案化该第二材料层，分别在该阵列区和该周围区形成一第二阵列图案和一第二周围图案；进行一第二自对准反相图案化制作工艺，将该第二阵列图案转变成一第二间隙壁图案，其中该第二间隙壁图案与该第一间隙壁图案部分重叠，该第二周围图案与该第一周围图案完全不重叠；以该第二间隙壁图案和该第二周围图案为掩模蚀刻该平坦化层，暴露出部分该第一间隙壁图案，并且完全暴露出该第一周围图案；移除该第一间隙壁图案暴露的部分，形成一第三阵列图案；以该第三阵列图案、该第二周围图案和该第一周围图案为掩模蚀刻该硬掩模层，形成一图案化硬掩模层。2.如权利要求1所述的图案化方法，其中该第一阵列图案包含多条沿着一第一方向延伸的直线型结构，该第二阵列图案包含多条沿着一第二方向延伸的线段结构。3.如权利要求2所述的图案化方法，其中该第一方向与该第二方向垂直。4.如权利要求2所述的图案化方法，其中该第一方向与该第二方夹有一小于90度的锐角。5.如权利要求2所述的图案化方法，其中该第一周围图案与该第二周围图案同时沿着该第一方向或该第二方向延伸。6.如权利要求5所述的图案化方法，其中该第一周围图案与该第二周围案交错设置。7.如权利要求2所述的图...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，陈界得，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71