用于奇数模存储器通道交织的系统和方法技术方案

一种用于提供奇数模存储器通道交织的系统可以包括动态随机存取存储器(DRAM)系统和片上系统(SoC)。SoC包括第一存储器控制器、第二存储器控制器和对称存储器通道交织器。第一存储器控制器经由第一存储器总线电耦合到第一DRAM模块。第二存储器控制器经由第二存储器总线电耦合到第二DRAM模块和第三DRAM模块。对称存储器通道交织器被配置为将DRAM业务均匀地分配给第一存储器控制器和第二存储器控制器。第一存储器控制器经由第一存储器总线向第一DRAM模块提供第一经交织通道。第二存储器控制器经由第二存储器总线上的高位地址位向第二DRAM模块提供第二经交织通道。

【技术实现步骤摘要】
【国外来华专利技术】用于奇数模存储器通道交织的系统和方法
技术介绍
许多计算设备(包括诸如移动电话之类的便携式计算设备)包括片上系统(“SoC”)。SoC正在从存储器设备(例如，双数据速率(DDR)存储器设备)要求增加功率性能和容量。这些要求导致更快的时钟速度和宽总线，其然后通常被划分成多个较窄的存储器通道，以便保持高效。多个存储器通道可以是地址交织在一起的，以跨越存储器设备均匀地分配存储器业务并且优化性能。通过向交替的存储器通道指派地址来均匀地分配存储器数据。该技术通常被称为对称通道交织。通道交织是将多个存储器通道的带宽合并，以便提供更高的总带宽，同时将单独的通道宽度保持为可管理大小的一种有效且简单的方式。在两个通道之间交织是相对简单并且被广泛使用的，这是因为其仅需要存储器地址的单个位来在两个通道之间交织或“往复(ping-pong)”。在二的更高次幂(例如，四、八等)之间交织也是相对简单的，这是因为针对存储器通道数量的每次翻倍，这些实现仅需要存储器地址的额外的位。虽然对奇数个存储器通道进行交织(即，奇数向(odd-way)或奇数模交织)是可能的，但是由于增加的成本和复杂性而通常避免这样做。奇数向交织是显著本文档来自技高网...

【技术保护点】
1.一种用于提供奇数模存储器通道交织的系统，所述系统包括：动态随机存取存储器(DRAM)系统；以及片上系统(SoC)，所述SoC包括：第一存储器控制器，所述第一存储器控制器经由第一存储器总线电耦合到第一DRAM模块；第二存储器控制器，所述第二存储器控制器经由第二存储器总线电耦合到第二DRAM模块和第三DRAM模块；以及对称存储器通道交织器，所述对称存储器通道交织器被配置为将DRAM业务均匀地分配给所述第一存储器控制器和所述第二存储器控制器，其中，所述第一存储器控制器经由所述第一存储器总线向所述第一DRAM模块提供第一经交织通道，以及所述第二存储器控制器经由所述第二存储器总线上的高位地址位向所述...

【技术特征摘要】
【国外来华专利技术】2016.06.27 US 15/193,4231.一种用于提供奇数模存储器通道交织的系统，所述系统包括：动态随机存取存储器(DRAM)系统；以及片上系统(SoC)，所述SoC包括：第一存储器控制器，所述第一存储器控制器经由第一存储器总线电耦合到第一DRAM模块；第二存储器控制器，所述第二存储器控制器经由第二存储器总线电耦合到第二DRAM模块和第三DRAM模块；以及对称存储器通道交织器，所述对称存储器通道交织器被配置为将DRAM业务均匀地分配给所述第一存储器控制器和所述第二存储器控制器，其中，所述第一存储器控制器经由所述第一存储器总线向所述第一DRAM模块提供第一经交织通道，以及所述第二存储器控制器经由所述第二存储器总线上的高位地址位向所述第二DRAM模块提供第二经交织通道，并且经由所述第二存储器总线上的低位地址位向所述第三DRAM模块提供第三经交织通道。2.根据权利要求1所述的系统，其中，所述对称存储器通道交织器包括双向交织器。3.根据权利要求1所述的系统，其中，所述对称存储器通道交织器基于存储器地址映射来将所述DRAM业务均匀地分配给所述第一存储器控制器和所述第二存储器控制器。4.根据权利要求3所述的系统，其中，所述存储器地址映射包括用于与所述第一存储器总线相关联的第一存储器通道和与所述第二存储器总线相关联的第二存储器通道的经交织地址空间。5.根据权利要求1所述的系统被并入到便携式计算设备上。6.根据权利要求1所述的系统，其中，所述便携式计算设备包括智能电话、平板型计算机和可穿戴设备中的一项。7.一种用于提供奇数模存储器通道交织的方法，所述方法包括：将用于动态随机存取存储器(DRAM)系统的存储器地址空间划分成多个块；将所述块均匀地指派给第一交织通道和第二交织通道；以及将用于所述第一交织通道的第一DRAM总线和用于所述第二交织通道的第二DRAM总线非对称地配置为经由所述第一交织通道和所述第二交织通道来提供奇数向交织。8.根据权利要求7所述的方法，其中，所述第一DRAM总线具有第一总线宽度并且所述第二DRAM总线具有第二总线宽度，其中，所述第二总线宽度是所述第一总线宽度的两倍宽。9.根据权利要求8所述的方法，其中，所述第一DRAM总线具有第一周期数量并且所述第二DRAM总线具有第二周期数量，其中，所述第二周期数量是所述第一周期数量的一半。10.根据权利要求7所述的方法，其中，所述非对称地配置所述第一DRAM总线和所述第二DRAM总线包括：将第一存储器控制器和第二存储器控制器配置为经由所述第一交织通道和所述第二交织通道来提供所述奇数向交织。11.根据权利要求10所述的方法，其中，所述第一存储器控制器经由所述第一DRAM总线电耦合到所述DRAM系统，并且所述第二存储器控制器经由所述第二DRAM总线电耦合到所述DRAM系统。12.根据权利要求11所述的方法，其中，所述第一DRAM总线具有第一总线宽度和第一周期数量，并且所述第二DRAM总线具有第二总线宽度和第二周期数量，其中，所述第二总线宽度是所述第一总线宽度的两倍宽，并且所述第二周期数量是所述第一周期数量的一半。13.根据权利要求7所述的方法，其中，所述存储器地址空间被划分成相等大小的交织块。14.根据权利要求7所述的方法由便携式计算设备上的一个或多个处理设备来执行。15.根据权利要求14所述的方法，其中，所述便携式计算设备包括智能电话、...

【专利技术属性】
技术研发人员：D·T·全，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US