一种系统级芯片的地址空间验证方法和系统技术方案

本发明专利技术提供了一种系统级芯片的地址空间验证方法和系统。所述方法包括：地址译码单元将系统级芯片的地址空间按存储颗粒的容量进行等分；地址译码单元分时获取等分后的单个地址空间，至系统级芯片的地址空间全部被获取；地址译码单元将每次获取到的单个地址空间传输至存储颗粒；存储颗粒接收系统级芯片发送的数据读写命令；存储颗粒根据数据读写命令对地址译码单元传输的系统级芯片的单个地址空间进行数据读写验证，至系统级芯片的地址空间全部被验证。通过本发明专利技术实施例，可以实现系统级芯片地址空间验证覆盖率100％，解决了系统验证方案对存储颗粒的容量和数量要求，降低了系统设计的复杂度，节约了成本。

【技术实现步骤摘要】
一种系统级芯片的地址空间验证方法和系统
本专利技术涉及系统级芯片领域，特别是涉及一种系统级芯片的地址空间验证方法和系统。
技术介绍
在SOC(System-on-a-Chip，系统级)芯片验证过程中，经常涉及到存储接口上地址空间的验证，如SRAM(StaticRAM，静态随机存储器)、LOCALIO(LOCALInput/Output，本地输入/输出)接口等。为了提高验证的覆盖率，存储接口需要验证到每个字节地址。这就要求系统级设计中，存储接口外部需要搭配相应大小的存储颗粒，即对于有多个片选信号的存储接口，板卡上需要集成相应数量的存储颗粒；并且，对于每个片选，对应的每个存储颗粒需要支持和存储接口相同的容量，这两点相应地增加了对存储颗粒的数量、以及每个存储颗粒的容量的要求，增加了验证系统的设计复杂度、成本。
技术实现思路
鉴于上述问题，提出了本专利技术实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种系统级芯片的地址空间验证方法和系统。依据本专利技术实施例的一个方面，提供了一种系统级芯片的地址空间验证方法，应用于验证系统级芯片的系统，所述系统包括地址译码单元、存储颗粒，所述地址译码单元分别连接所述系统级芯片和所述存储颗粒，所述存储颗粒连接所述系统级芯片；所述方法包括：所述地址译码单元将所述系统级芯片的地址空间按存储颗粒的容量进行等分；所述地址译码单元分时获取等分后的单个地址空间，至所述系统级芯片的地址空间全部被获取；所述地址译码单元将每次获取到的所述单个地址空间传输至所述存储颗粒；所述存储颗粒接收所述系统级芯片发送的数据读写命令；所述存储颗粒根据所述数据读写命令对所述地址译码单元传输的所述系统级芯片的所述单个地址空间进行数据读写验证，至所述系统级芯片的地址空间全部被验证。可选地，所述地址译码单元包括依次连接的第一选择开关、译码器、第二选择开关。可选地，所述系统级芯片的地址空间包括多个片选的地址空间，所述地址译码单元将系统级芯片的地址空间按存储颗粒的容量进行等分包括：所述第一选择开关选择一个片选的地址空间，并将选出的所述片选的地址空间传输至所述译码器；所述译码器对所述第一选择开关选出的所述片选的地址空间进行等分，得到多个所述单个地址空间。可选地，所述地址译码单元分时获取等分后的单个地址空间包括：所述译码器将多个所述单个地址空间传输至所述第二选择开关；所述第二选择开关从多个所述单个地址空间中选择第一单个地址空间；待所述第一单个地址空间验证完毕后，所述第二选择开关从多个所述单个地址空间中选择第二单个地址空间。可选地，所述系统级芯片支持大容量存储扩展接口。依据本专利技术实施例的另一个方面，提供了一种系统级芯片的地址空间验证系统，其特征在于，所述系统包括地址译码单元、存储颗粒；所述地址译码单元的地址空间输入端口连接所述系统级芯片的地址空间输出端口，所述地址译码单元的地址空间输出端口连接所述存储颗粒的地址空间输入端口；所述存储颗粒的读写端口连接所述系统级芯片的读写端口，所述存储颗粒的存储数据传输端口连接所述系统级芯片的存储数据传输端口；所述地址译码单元，用于分时获取所述系统级芯片的地址空间，并将分时获取的所述地址空间传输至所述存储颗粒；所述存储颗粒，用于接收所述系统级芯片的数据读写命令，根据所述系统级芯片的读写命令对所述地址译码单元传输的所述系统级芯片的地址空间进行数据读写验证。可选地，所述地址译码单元包括依次连接的第一选择开关、译码器、第二选择开关。可选地，所述系统级芯片的地址空间包括多个片选的地址空间；所述第一选择开关的四个输入端口连接所述系统级芯片的四个片选信号输出端口，所述第一选择开关的两个受控端口分别连接所述系统级芯片的第三控制端口和第四控制端口；所述第一选择开关，用于选择一个片选的地址空间，并将选出的所述片选的地址空间传输至所述译码器。可选地，所述译码器的使能端连接所述第一选择开关的输出端口，所述译码器的第一输入端口和第二输入端口分别连接所述系统级芯片的次高位地址空间输出端口和最高位地址空间输出端口；所述第二选择开关的四个输入端口分别连接所述译码器的四个输出端口，所述第二选择开关的两个受控端口分别连接所述系统级芯片的第一控制端口和第二控制端口，所述第二选择开关的输出端口连接所述存储颗粒的片选信号输入端口；所述译码器，用于对所述第一选择开关选出的所述片选的地址空间进行等分，得到多个所述单个地址空间，并将多个所述单个地址空间传输至所述第二选择开关；所述第二选择开关，用于从多个所述单个地址空间中选择第一单个地址空间，待所述第一单个地址空间验证完毕后，从多个所述单个地址空间中选择第二单个地址空间。可选地，所述系统级芯片支持大容量存储扩展接口。依据本专利技术实施例，系统级芯片的地址空间验证系统包括地址译码单元、存储颗粒；地址译码单元将系统级芯片的地址空间按存储颗粒的容量进行等分；地址译码单元分时获取等分后的单个地址空间，至系统级芯片的地址空间全部被获取；地址译码单元将每次获取到的单个地址空间传输至存储颗粒；存储颗粒接收系统级芯片发送的数据读写命令；存储颗粒根据数据读写命令对地址译码单元传输的系统级芯片的单个地址空间进行数据读写验证，至系统级芯片的地址空间全部被验证。通过本专利技术实施例，选用地址译码单元将系统级芯片的地址空间分时复用至存储颗粒，就可以实现系统级芯片地址空间验证覆盖率100％。由于选用地址译码单元进行地址空间映射后只使用一片存储颗粒，因此可以大大解决系统验证方案对存储颗粒的容量和数量要求，降低了系统设计的复杂度，节约了成本。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1是根据本专利技术实施例一的一种系统级芯片的地址空间验证方法的步骤流程图；图2是根据本专利技术实施例一的一种系统级芯片的地址空间验证系统的示意图；图3是根据本专利技术实施例二的一种系统级芯片的地址空间验证方法的步骤流程图；图4是根据本专利技术实施例三的地址空间映射的示意图；图5是根据本专利技术实施例四的一种系统级芯片的地址空间验证系统的示意图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。实施例一详细介绍本专利技术实施例提供的一种系统级芯片的地址空间验证方法。参照图1，示出了本专利技术实施例中的一种系统级芯片的地址空间验证方法的步骤流程图，应用于验证系统级芯片201的系统，参照图2所示的验证系统，所述系统包括地址译码单元202、存储颗粒203，所述地址译码单元202分别连接所述系统级芯片201和所述存储颗粒203，所述存储颗粒203连接所述系统级芯片201；所述方法包括：步骤101，本文档来自技高网...

【技术保护点】
1.一种系统级芯片的地址空间验证方法，其特征在于，应用于验证系统级芯片的系统，所述系统包括地址译码单元、存储颗粒，所述地址译码单元分别连接所述系统级芯片和所述存储颗粒，所述存储颗粒连接所述系统级芯片；所述方法包括：所述地址译码单元将所述系统级芯片的地址空间按存储颗粒的容量进行等分；所述地址译码单元分时获取等分后的单个地址空间，至所述系统级芯片的地址空间全部被获取；所述地址译码单元将每次获取到的所述单个地址空间传输至所述存储颗粒；所述存储颗粒接收所述系统级芯片发送的数据读写命令；所述存储颗粒根据所述数据读写命令对所述地址译码单元传输的所述系统级芯片的所述单个地址空间进行数据读写验证，至所述系统级芯片的地址空间全部被验证。

【技术特征摘要】
1.一种系统级芯片的地址空间验证方法，其特征在于，应用于验证系统级芯片的系统，所述系统包括地址译码单元、存储颗粒，所述地址译码单元分别连接所述系统级芯片和所述存储颗粒，所述存储颗粒连接所述系统级芯片；所述方法包括：所述地址译码单元将所述系统级芯片的地址空间按存储颗粒的容量进行等分；所述地址译码单元分时获取等分后的单个地址空间，至所述系统级芯片的地址空间全部被获取；所述地址译码单元将每次获取到的所述单个地址空间传输至所述存储颗粒；所述存储颗粒接收所述系统级芯片发送的数据读写命令；所述存储颗粒根据所述数据读写命令对所述地址译码单元传输的所述系统级芯片的所述单个地址空间进行数据读写验证，至所述系统级芯片的地址空间全部被验证。2.根据权利要求1所述的方法，其特征在于，所述地址译码单元包括依次连接的第一选择开关、译码器、第二选择开关。3.根据权利要求2所述的方法，其特征在于，所述系统级芯片的地址空间包括多个片选的地址空间，所述地址译码单元将系统级芯片的地址空间按存储颗粒的容量进行等分包括：所述第一选择开关选择一个片选的地址空间，并将选出的所述片选的地址空间传输至所述译码器；所述译码器对所述第一选择开关选出的所述片选的地址空间进行等分，得到多个所述单个地址空间。4.根据权利要求2所述的方法，其特征在于，所述地址译码单元分时获取等分后的单个地址空间包括：所述译码器将多个所述单个地址空间传输至所述第二选择开关；所述第二选择开关从多个所述单个地址空间中选择第一单个地址空间；待所述第一单个地址空间验证完毕后，所述第二选择开关从多个所述单个地址空间中选择第二单个地址空间。5.根据权利要求1所述的方法，其特征在于，所述系统级芯片支持大容量存储扩展接口。6.一种系统级芯片的地址空间验证系统，其特征在于，所述系统包括地址译码单元、存储颗粒；所述地址译码单元的地址空间输入端口连接所述系统级芯片的地址空间输出端口，所述地址译码单元的地址空间...

【专利技术属性】
技术研发人员：吴少校，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11