高速串行接口装置与其数据传输方法制造方法及图纸

一种高速串行接口装置与其数据传输方法。信息处理电路响应于一数据传输任务而产生第一配置信息，此数据传输任务用以存取另一高速串行接口装置的储存单元。编码电路对第一配置信息进行编码处理而产生第一编码配置命令。编码电路。高速串行接口电路耦接编码电路，基于高速串行接口协议将第一编码配置命令嵌入至多个第一数据样本的控制位之中。高速串行接口电路传送该多个第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行上述的数据传输任务。

High Speed Serial Interface Device and Its Data Transmission Method

A high-speed serial interface device and its data transmission method. The information processing circuit generates a first configuration information in response to a data transmission task for accessing a storage unit of another high-speed serial interface device. The encoding circuit encodes the first configuration information and generates the first encoding configuration command. Coding circuit. The high-speed serial interface circuit couples the encoding circuit and embeds the first encoding configuration command into the control bits of multiple first data samples based on the high-speed serial interface protocol. The high-speed serial interface circuit transmits a plurality of first frames composed of the first data samples to another high-speed serial interface device to perform the above data transmission task by transmitting the first encoding configuration command to another high-speed serial interface device.

【技术实现步骤摘要】
高速串行接口装置与其数据传输方法
本专利技术是有关于芯片间的数据传输，且特别是有关于一种高速串行接口装置与其数据传输方法。
技术介绍
随着人们对数据量的需求越来越大，对芯片内部接口传输速度也提出了新的挑战。传统的并行接口逐渐显示出不足之处。相比较于传统的并行接口，新兴的JESD204B接口在功耗及管脚数目方面具有明显的优势。此外，JESD204B接口可提供更高效率的传输，因此适于作为模拟数字转换器或数字模拟转换器的传输接口。基于上述种种优点，JESD204B接口逐渐成为新的主流接口标准。一般而言，JESD204B接口用以进行高速率的大量数据传输，而不会用来传输芯片间的控制信息或让芯片双方交换内部寄存器的状态信息。因此，配置有JESD204B接口的芯片通常还配置有另一个低速传输接口，以于芯片间传输一些控制信息或芯片内部寄存器的状态信息。上述的低速传输接口例如是内部整合电路(Inter-IntegratedCircuit，I2C)接口或串行外围接口(SerialPeripheralInterface，SPI)界面等等。然而，基于在芯片内额外配置各式传输接口的需求，芯片的引脚数量也将随的增加。芯片的引脚数量将直接影响芯片的面积与制造成本，因此如何有效减少晶面的引脚数量为本领域技术人员所关心的议题之一。
技术实现思路
有鉴于此，本专利技术提供一种高速串行接口装置与其数据传输方法，其可减少芯片引脚并降低芯片整体面积。本专利技术的一实施例提供一种高速串行接口装置，其包括信息处理电路、编码电路，以及高速串行接口电路。信息处理电路响应于一数据传输任务而产生第一配置信息，上述的数据传输任务用以存取另一高速串行接口装置的储存单元。编码电路耦接信息处理电路，对第一配置信息进行编码处理而产生第一编码配置命令。高速串行接口电路耦接编码电路，基于高速串行接口协议将第一编码配置命令嵌入至多个第一数据样本的控制位之中，并传送该多个第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行上述的数据传输任务。于本专利技术的一实施例中，上述第一编码配置命令包括前导符、起始位、操作命令、目标地址，以及特定数据。于本专利技术的一实施例中，当上述操作命令为读取命令时，第一编码配置命令的特定数据为读取序号。当上述操作命令为写回数据命令时，第一编码配置命令的特定数据为写回读数据。当上述操作命令为写入命令时，第一编码配置命令的特定数据为写入数据。于本专利技术的一实施例中，上述前导符包括多个前导符位，每一前导符位为第一位值。上述起始位为第二位值，且第一位值相异于第二位值。于本专利技术的一实施例中，上述操作命令包括多个命令位，并且上述目标地址包括多的地址位。上述特定数据包括多个特定数据位，并且上述前导符位的数量大于起始位的数量、操作位的数量、地址位的数量，以及特定数据位的数量的总和。于本专利技术的一实施例中，上述高速串行接口电路从另一高速串行接口装置接收组成多个第二帧的多个第二数据样本，而高速串行接口装置更包括解码电路。解码电路耦接于信息处理单元与高速串行接口电路之间，通过高速串行接口电路获取各第二数据样本的控制位而获取第二编码配置命令，并对第二编码配置命令进行译码处理而提取第二配置信息。信息处理电路依据第二配置信息执行一操作，以进行高速串行接口装置发起的数据传输任务或进行另一高速串行接口装置发起的另一数据传输任务。于本专利技术的一实施例中，上述操作包括从第二配置信息获取写回读数据、将写入数据储存至高速串行接口装置的储存单元之中，或者依据第二配置信息中的目标地址从高速串行接口装置的储存单元获取写回读数据。于本专利技术的一实施例中，若上述数据传输任务为将写入数据传输至另一高速串行接口装置，第一编码配置命令的操作命令为写入命令。若上述数据传输任务为从另一高速串行接口装置读取数据时，第一编码配置命令的操作命令为读取命令，第二编码配置命令的操作命令为写回数据命令，且上述操作为从第二配置信息获取写回读数据。于本专利技术的一实施例中，上述高速串行接口电路包括接口发送器与接口接收器。接口发送器耦接编码电路，而接口接收器耦接解码电路。于本专利技术的一实施例中，上述高速串行接口协议包括JESD204b协议。从另一观点来看，本专利技术提出一种基于高速串行接口的数据传输方法，所述方法包括下列步骤。响应于一数据传输任务而产生第一配置信息，数据传输任务用以存取另一高速串行接口装置的储存单元。对第一配置信息进行编码处理而产生第一编码配置命令。基于一高速串行接口协议，将第一编码配置命令嵌入至多个第一数据样本的控制位之中。依据高速串行接口协议传送第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行该数据传输任务。基于上述，在本专利技术的一实施例中，当高速串行接口装置企图存取另一高速串行接口装置的储存单元时，高速串行接口装置可将配置信息编码后嵌入至高速串行接口协议所规范的多个数据样本的控制位之中，致使另一高速串行接口装置响应于接收该多个数据样本所组成的多个帧而可以译码出配置信息。于是，另一高速串行接口可依据配置信息而储存写入数据。或者，另一高速串行接口可依据配置信息而读取储存单元中的写回读数据，并将写回读数据回传给产生配置信息的高速串行接口装置。如此一来，原本用以传输上述配置信息的另一传输接口的配置可省略。通过省略配置传输接口至芯片内，芯片的引脚数量可减少，并因此降低芯片面积。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】图1是根据本专利技术的一实施例所绘示的高速串行接口装置的示意图。图2是根据本专利技术的一实施例所绘示的一个帧的示意图。图3是根据本专利技术的一实施例所绘示的编码配置命令的示意图。图4A是根据本专利技术的一实施例所绘示的数据传输的示意图。图4B是根据本专利技术的一实施例所绘示的数据传输的示意图。图5A是根据本专利技术的一实施例所绘示的数据传输方法的流程图。图5B是根据本专利技术的一实施例所绘示的数据传输方法的流程图。【符号说明】100、200：高速串行接口装置110、210：信息处理电路130、250：编码电路140、240：高速串行接口电路150、230：解码电路120、220：储存单元141、242：界面发送器241、142：接口接收器M1：第一配置信息M2：第二配置信息F1_1～F1_N：第一帧F2_1～F2_N：第二帧S1～S8：数据样本CS：控制位F1：帧31：前导符32：起始位33：操作命令34：目标地址35：特定数据cmd1、X1：第一编码配置命令X2：第二编码配置命令41：读取命令42、44、48：目标地址43：写回数据命令45：写回读数据47：写入命令49：写入数据S501～S508：步骤【具体实施方式】现将详细参考本示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件代表相同或类似部分。先说明的是，在以下的实施例中将以JESD204B接口作为本专利技术的高速串行接口进行说明。然而，本专利技术并不限制于此，本专利技术中呈现的相同概念可由所属领域的技术人员应用于任何其他的高速串行界面中。图1是根据本专利技术的一实施例所本文档来自技高网...

【技术保护点】
1.一种高速串行接口装置，其特征在于，包括：信息处理电路，响应于数据传输任务而产生第一配置信息，该数据传输任务用以存取另一高速串行接口装置的储存单元；编码电路，耦接该信息处理电路，对该第一配置信息进行编码处理而产生第一编码配置命令；以及高速串行接口电路，耦接该编码电路，基于高速串行接口协议将该第一编码配置命令嵌入至多个第一数据样本的控制位之中，并传送该多个第一数据样本所组成的多个第一帧至该另一高速串行接口装置，以通过传送该第一编码配置命令至该另一高速串行接口装置而进行该数据传输任务。

【技术特征摘要】
1.一种高速串行接口装置，其特征在于，包括：信息处理电路，响应于数据传输任务而产生第一配置信息，该数据传输任务用以存取另一高速串行接口装置的储存单元；编码电路，耦接该信息处理电路，对该第一配置信息进行编码处理而产生第一编码配置命令；以及高速串行接口电路，耦接该编码电路，基于高速串行接口协议将该第一编码配置命令嵌入至多个第一数据样本的控制位之中，并传送该多个第一数据样本所组成的多个第一帧至该另一高速串行接口装置，以通过传送该第一编码配置命令至该另一高速串行接口装置而进行该数据传输任务。2.根据权利要求1所述的高速串行接口装置，其特征在于，其中，该第一编码配置命令包括前导符、起始位、操作命令、目标地址，以及特定数据。3.根据权利要求2所述的高速串行接口装置，其特征在于，当该操作命令为读取命令时，该第一编码配置命令的该特定数据为读取序号；当该操作命令为写回数据命令时，该第一编码配置命令的该特定数据为写回读数据；以及当该操作命令为写入命令时，该第一编码配置命令的该特定数据为写入数据。4.根据权利要求2所述的高速串行接口装置，其特征在于，其中，该前导符包括多个前导符位，每一该多个前导符位为第一位值，该起始位为第二位值，且该第一位值相异于该第二位值。5.根据权利要求4所述的高速串行接口装置，其特征在于，其中，该操作命令包括多个命令位，该目标地址包括多的地址位，该特定数据包括多个特定数据位，该多个前导符位的数量大于该起始位的数量、该操作位的数量、该地址位的数量，以及该特定数据位的数量的总和。6.根据权利要求1所述的高速串行接口装置，其特征在于，该高速串行接口电路从该另一高速串行接口装置接收组成多个第二帧的多个第二数据样本，而该高速串行接口装置更包括：解码电路，耦接于该信息处理单元与该高速串行接口电路之间，通过该高速串行接口电路获取各该多个第二数据样本的控制位而获取第二编码配置命令，并对该第二编码配置命令进行译码处理而提取第二配置信息，其中该信息处理电路依据该第二配置信息执行操作以进行该高速串行接口装置发起的该数据传输任务或进行该另一高速串行接口装置发起的另一数据传输任务。7.根据权利要求6所述的高速串行接口装置，其特征在于，其中，该操作包括从该第二配置信息获取第一写回读数据、将写入数据储存至该高速串行接口装置的储存单元之中，或者依据该第二配置信息中的目标地址从该高速串行接口装置的该储存单元获取一第二写回读数据。8.根据权利要求6所述的高速串行接口装置，其特征在于，其中，若该数据传输任务为将写入数据传输至该另一高速串行接口装置，该第一编码配置命令的操作命令为写入命令，其中若该数据传输任务为从该另一高速串行接口装置读取数据时，该第一编码配置命令的操作命令为读取命令，该第二编码配置命令的操作命令为写回数据命令，且该操作为从该第二配置信息获取写回读数据。9.根据权利要求6所述的高速串行接口装置，其特征在于，其中，该高速串行接口电路包括一接口发送器与一接口接收器，该接口发送器耦接该编码电路，而该接口接收器耦接该解码电路。...

【专利技术属性】
技术研发人员：董旭，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：中国台湾,71