芯片休眠控制方法及装置制造方法及图纸

本公开涉及一种芯片休眠控制方法及装置，所述方法包括：获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。本公开根据历史休眠情况，以及数据传输量、数据传输次数和数据传输时间，确定对芯片的休眠进行控制，提高芯片的有效休眠率。

Chip sleep control method and device

The invention relates to a chip dormancy control method and device, the method comprises: acquiring the data transmission interface chip to stop data transmission time; judging whether the time meets the preset conditions; when the length meets the preset conditions, access to the data transmission interface for data transmission time with the chip on a real data transmission time between the end of dormancy, the true dormancy is longer than the preset threshold of dormancy dormancy; according to the data transmission and the preset history of dormant data, determine whether the control of the chip into hibernation. According to the history sleep condition, the data transmission quantity, the data transmission times and the data transmission time, the control of the chip dormancy is determined, and the effective sleep rate of the chip is improved.

【技术实现步骤摘要】
芯片休眠控制方法及装置
本公开涉及芯片控制
，具体地，涉及一种芯片休眠控制方法及装置。
技术介绍
在电子设备中，各芯片通过数据传输接口与处理器连接，以进行数据读写。芯片为了降低功耗，在数据传输接口进入空闲，无数据传输的情况下，会进入休眠模式，对一些模块进行下电。但是，在芯片进入休眠模式时，可能立刻又有新的数据读写，此时芯片又要重新对已经下电的模块进行上电。这种情况下，不仅影响芯片的响应速度，且由于反复上电导致的功耗损失更大。相关技术中，除了上述无条件休眠外，还有一种休眠方案，即当数据传输接口进入空闲模式时，等待一段时间。如果这段时间内仍然没有数据读写，则芯片进行休眠。但是这种休眠方案，等待时间不好定义，且确定了等待时间后，每次都要进行等待，同样影响芯片的响应速度。
技术实现思路
本公开提供一种芯片休眠控制方法及装置，以解决相关技术中存在的问题。第一方面，本公开提供一种芯片休眠控制方法，所述方法包括：获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。在一个实施例中，所述预设条件包括：所述时长大于或等于预设时间长度。在一个实施例中，所述数据传输情况至少包括以下其中之一：数据传输次数，数据传输量，以及数据传输时间。在一个实施例中，所述方法还包括：当所述芯片休眠结束时，记录休眠结束时刻起，所述数据传输接口每次开始传输数据的时刻和停止传输数据的时刻。在一个实施例中，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输情况的步骤包括：获取所述芯片上一次真正休眠结束时刻与所述数据传输接口停止数据传输时刻之间，每次开始传输数据的时刻和停止传输数据的时刻；根据所述每次开始传输数据的时刻和停止传输数据的时刻，获取每次数据传输的时长和数据传输次数；根据所述每次数据传输的时长，以及所述数据传输接口的传输速率，获取每次传输的数据量；根据所述每次数据传输的时长、每次传输的数据量和数据传输次数，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输量和数据传输时间。在一个实施例中，所述预设历史休眠数据至少包括以下其中之一：每两次真正休眠之间的数据传输量与休眠概率的对应关系，每两次真正休眠之间的数据传输次数与休眠概率的对应关系，以及每两次真正休眠之间的数据传输时长与休眠概率的对应关系；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠的步骤包括：根据所述数据传输情况中的数据传输次数、数据传输量和数据传输时间中的任一者或多者，从所述预设历史休眠数据中获取所述芯片进入休眠的概率；当所述芯片进入休眠的概率满足预设概率时，控制所述芯片进入休眠。在一个实施例中，所述方法还包括：当控制所述芯片进入休眠且所述芯片的休眠时长超过所述预设阈值时，将休眠信息增加到所述预设历史休眠数据中，所述休眠信息包括：停止数据传输的时刻、所述数据传输情况。第二方面，本公开实施例提供一种芯片休眠控制装置，所述装置包括：时长获取模块，被配置为获取所述芯片的数据传输接口停止数据传输的时长；判断模块，被配置为判断所述时长是否满足预设条件；数据传输情况获取模块，被配置为在所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；休眠确定模块，被配置为根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。在一个实施例中，所述装置还包括：记录模块，被配置为在所述芯片休眠结束时，记录休眠结束时刻起，所述数据传输接口每次开始传输数据的时刻和停止传输数据的时刻。在一个实施例中，数据传输情况获取模块包括：第一获取子模块，被配置为获取所述芯片上一次真正休眠结束时刻与所述数据传输接口停止数据传输时刻之间，每次开始传输数据的时刻和停止传输数据的时刻；第二获取子模块，被配置为根据所述每次开始传输数据的时刻和停止传输数据的时刻，获取每次数据传输的时长和数据传输次数；第三获取子模块，被配置为根据所述每次数据传输的时长，以及所述数据传输接口的传输速率，获取每次传输的数据量；第四获取子模块，被配置为根据所述每次数据传输的时长、每次传输的数据量和数据传输次数，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输量和数据传输时间。在一个实施例中，所述休眠确定模块包括：概率获取子模块，被配置为根据所述数据传输情况中的数据传输次数、数据传输量和数据传输时间中的任一者或多者，从所述预设历史休眠数据中获取所述芯片进入休眠的概率；休眠控制子模块，被配置为在所述芯片进入休眠的概率满足预设概率时，控制所述芯片进入休眠。在一个实施例中，所述装置还包括：休眠信息记录模块，被配置为在控制所述芯片进入休眠且所述芯片的休眠时长超过所述预设阈值时，将休眠信息增加到所述预设历史休眠数据中，所述休眠信息包括：停止数据传输的时刻、所述数据传输情况。第三方面，提供一种芯片休眠控制装置，包括：处理器；用于存储处理器可执行指令的存储单元；其中，所述处理器被配置为，获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。通过上述技术方案，当数据传输接口停止数据传输时，根据历史休眠情况，以及数据传输量、数据传输次数和数据传输时间，控制芯片的休眠，提高芯片的有效休眠率，达到休眠控制准确率高，延迟小的目的；且可使得对芯片休眠的控制，更加精确，降低芯片休眠时长过短，而出现反复休眠和上电，带来功耗损失。本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。附图说明附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：图1是本公开实施例的芯片与处理器的连接示意图；图2是本公开一实施例的芯片休眠方法的流程示意图；图3是本公开一实施例的数据传输接口的工作时序示意图；图4是本公开一实施例获取数据传输情况的流程示意图；图5是本公开一实施例的数据传输接口从上一次真正休眠结束时刻到当前停止数据传输时刻之间的数据传输量情况示意图；图6是本公开的一实施例的确定芯片是否休眠的流程示意图；图7是本公开实施例还提供一种芯片休眠控制装置的框图。具体实施方式以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。参见图1，为本公开实施例的芯片与处理器的连接示意图。芯片100通过数据传输接口101(例如，高速数据接口)与处理器200或主机(host)连接，以进行数据的传输。在一个实施本文档来自技高网...

【技术保护点】
一种芯片休眠控制方法，其特征在于，所述方法包括：获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。

【技术特征摘要】
1.一种芯片休眠控制方法，其特征在于，所述方法包括：获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠。2.根据权利要求1所述的方法，其特征在于，所述预设条件包括：所述时长大于或等于预设时间长度。3.根据权利要求1所述的方法，其特征在于，所述数据传输情况至少包括以下其中之一：数据传输次数，数据传输量，以及数据传输时间。4.根据权利要求3所述的方法，其特征在于，所述方法还包括：当所述芯片休眠结束时，记录休眠结束时刻起，所述数据传输接口每次开始传输数据的时刻和停止传输数据的时刻。5.根据权利要求4所述的方法，其特征在于，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输情况的步骤包括：获取所述芯片上一次真正休眠结束时刻与所述数据传输接口停止数据传输时刻之间，每次开始传输数据的时刻和停止传输数据的时刻；根据所述每次开始传输数据的时刻和停止传输数据的时刻，获取每次数据传输的时长和数据传输次数；根据所述每次数据传输的时长，以及所述数据传输接口的传输速率，获取每次传输的数据量；根据所述每次数据传输的时长、每次传输的数据量和数据传输次数，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输量和数据传输时间。6.根据权利要求3所述的方法，其特征在于，所述预设历史休眠数据至少包括以下其中之一：每两次真正休眠之间的数据传输量与休眠概率的对应关系，每两次真正休眠之间的数据传输次数与休眠概率的对应关系，以及每两次真正休眠之间的数据传输时长与...

【专利技术属性】
技术研发人员：安之平，
申请(专利权)人：北京联想核芯科技有限公司，
类型：发明
国别省市：北京,11