半导体器件的栅极结构及其制造方法技术

本发明专利技术涉及一种半导体器件的栅极结构及其制造方法，所述栅极结构包括：平面多晶硅栅；沟槽多晶硅栅，从所述平面多晶硅栅的边缘向下延伸形成环状结构；栅氧化层，设于所述沟槽多晶硅栅的周围；底部场氧，设于所述平面多晶硅栅下方，被环状的所述沟槽多晶硅栅包围。本发明专利技术的沟槽多晶硅栅为包围底部场氧的环状结构，提高了栅密度，并优化了栅极下方的电场。

Gate Structure and Manufacturing Method of Semiconductor Devices

The invention relates to a gate structure of a semiconductor device and a manufacturing method thereof. The gate structure includes: a planar polycrystalline silicon gate; a grooved polycrystalline silicon gate, extending downward from the edge of the planar polycrystalline silicon gate to form a ring structure; a gate oxide layer, arranged around the grooved polycrystalline silicon gate; and a bottom field oxygen, arranged below the planar polycrystalline silicon gate, with many ring grooves. Silicon gate surrounds. The grooved polysilicon gate of the invention is a ring structure surrounded by the bottom field oxygen, improves the gate density, and optimizes the electric field below the gate.

【技术实现步骤摘要】
半导体器件的栅极结构及其制造方法
本专利技术涉及半导体制造领域，特别是涉及一种半导体器件的栅极结构，还涉及一种半导体器件的栅极结构的制造方法。
技术介绍
如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称CGD)是一个主要的研究方向。近几年获得关注的方案是在buck-converter(降压转换器)中，将低压VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)器件的单一槽栅(trench-gate)优化为带有Shield-Plate(屏蔽板)的分裂栅(split-gate)结构，其可以从器件结构和电学角度，显著改善器件的可靠性和开关特性。对于分裂栅，如何改善工艺流程、加厚分裂栅处氧化层厚度、降低反馈电容，是槽栅VDMOS器件持续改善、优化的方向。氧化层厚度加厚，可以调整该处电场形貌，增加漂移区浓度、降低导通电阻；而反馈电容的降低则有助于降低器件开关损耗。图1是一种传统的分裂栅结构，硅片10表面形成有沟槽，沟槽内填充有氧化硅20和分裂栅。传统的制造分裂栅结构的方法，沟槽底部的氧化硅20是用较高温度、较长时间的氧化过程生长而成的，若在此基础上需要形成更厚的氧化层，则需要更长时间氧化，由此增加了工艺时间，降低了生产效率。
技术实现思路
基于此，有必要提供一种新型的半导体器件的栅极结构。一种半导体器件的栅极结构，包括：平面多晶硅栅；沟槽多晶硅栅，从所述平面多晶硅栅的边缘向下延伸形成环状结构；栅氧化层，设于所述沟槽多晶硅栅的周围；底部场氧，设于所述平面多晶硅栅下方，被环状的所述沟槽多晶硅栅包围。上述半导体器件的栅极结构，沟槽多晶硅栅为包围底部场氧的环状结构，提高了栅密度，并优化了栅极下方的电场。还有必要提供一种半导体器件的栅极结构的制造方法。一种半导体器件的栅极结构的制造方法，包括：在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀所述硬掩膜露出沟槽窗口；刻蚀沟槽窗口下方的晶圆，形成上宽下窄的第一沟槽；向所述第一沟槽的内表面淀积含氮化合物；干法刻蚀第一沟槽内表面的含氮化合物，将第一沟槽底部和靠近底部的含氮化合物去除，第一沟槽顶部形成向下方延伸的含氮化合物侧壁残留；以所述含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽；向所述第二沟槽内填充多晶硅；通过各向异性腐蚀去除所述含氮化合物侧壁残留，且保留所述硬掩膜；将所述多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层；以所述硬掩膜和底部厚场氧为掩膜进行刻蚀，刻穿所述氧化硅薄层后继续向下刻蚀晶圆，从而环绕所述底部厚场氧侧面形成第三沟槽；在所述第三沟槽的内表面形成栅氧化层；向所述第三沟槽内填充多晶硅。在一个实施例中，所述硬掩膜为氮化硅，所述向所述第一沟槽的内表面淀积含氮化合物是淀积氮化硅。在一个实施例中，所述向所述第一沟槽的内表面淀积含氮化合物是化学气相淀积200埃～400埃厚的氮化硅。在一个实施例中，所述干法刻蚀第一沟槽内表面的含氮化合物的步骤中，刻蚀剂包括CHCl3和/或CH2Cl2。在一个实施例中，所述将所述多晶硅氧化成氧化硅作为底部厚场氧的步骤，是形成厚度为5000埃～10000埃的底部厚场氧。在一个实施例中，所述以所述硬掩膜和底部厚场氧为掩膜进行刻蚀的步骤中，刻蚀剂包括SF6和O2。在一个实施例中，所述刻蚀沟槽窗口下方的晶圆形成上宽下窄的第一沟槽的步骤中，刻蚀剂包括含氟气体，所述第一沟槽的倾斜度为60度～70度，所述第一沟槽的深度为1微米～2微米。在一个实施例中，所述将所述多晶硅氧化成氧化硅作为底部厚场氧是采用湿氧氧化。在一个实施例中，所述在所述第三沟槽的内表面形成栅氧化层是采用干氧氧化。上述半导体器件的栅极结构的制造方法，底部氧化层厚度可调，进一步增大了降低反馈电容的空间。附图说明图1是一种传统的分裂栅结构的示意图；图2是一实施例中半导体器件的栅极结构的制造方法的流程图；图3至图9是一实施例中采用半导体器件的栅极结构的制造方法制造的器件在制造过程中的剖视图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。图2是一实施例中半导体器件的栅极结构的制造方法的流程图，包括下列步骤：S110，在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀硬掩膜露出沟槽窗口。含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。参见图3，在本实施例中，是在硅片表面淀积氮化硅作为硬掩膜，并通过光刻使氮化硅层302上的光刻胶露出作为沟槽窗口的图案，再刻蚀氮化硅层302形成沟槽窗口301。在一个实施例中，刻蚀氮化硅层302是采用CHCl3和/或CH2Cl2作为刻蚀剂进行干法刻蚀，在其他实施例中也可以采用其他本领域习知的沟槽刻蚀工艺进行刻蚀。在一个实施例中，通过外延工艺在高掺杂浓度的衬底上外延出低掺杂浓度的外延层102，硬掩膜是形成于外延层102上。S120，刻蚀沟槽窗口下方的晶圆形成上宽下窄的第一沟槽。刻蚀穿氮化硅膜后往刻蚀气体中添加含氟气体，例如SF6，以加大横向腐蚀，形成第一沟槽101。在一个实施例中，刻蚀出的第一沟槽101的斜面的倾角为60～70度，深度为1微米～2微米。S130，向第一沟槽内表面淀积含氮化合物。含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。在一个实施例中，是采用化学气相淀积(CVD)工艺向第一沟槽的内表面淀积200埃～400埃厚的氮化硅。S140，干法刻蚀第一沟槽内表面的含氮化合物，形成含氮化合物侧壁残留。将第一沟槽101底部和靠近底部的含氮化合物去除，留下从第一沟槽101顶部向下方延伸的含氮化合物侧壁残留304，如图4所示。在一个实施例中，是采用CHCl3和/或CH2Cl2作为刻蚀剂进行干法刻蚀，靠近氮化硅层302的氮化硅会形成残留，即含氮化合物侧壁残留304。S150，以含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽。以含氮化合物侧壁残留304为掩膜，继续向下刻蚀晶圆形成第二沟槽201，如图5所示。在一个实施例中，是采用高密度等离子刻蚀(HDP)工艺向下刻蚀2微米～3微米形成第二沟槽201。S160，向第二沟槽内填充多晶硅。参见图6，在本实施例中，是低温淀积多晶硅，并回刻至含氮化合物侧壁残留304的深度以下，形成多晶硅402。S170，通过各向异性腐蚀去除含氮化合物侧壁残留，且保留硬掩膜。本文档来自技高网...

【技术保护点】
1.一种半导体器件的栅极结构的制造方法，包括：在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀所述硬掩膜露出沟槽窗口；刻蚀沟槽窗口下方的晶圆，形成上宽下窄的第一沟槽；向所述第一沟槽的内表面淀积含氮化合物；干法刻蚀第一沟槽内表面的含氮化合物，将第一沟槽底部和靠近底部的含氮化合物去除，第一沟槽顶部形成向下方延伸的含氮化合物侧壁残留；以所述含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽；向所述第二沟槽内填充多晶硅；通过各向异性腐蚀去除所述含氮化合物侧壁残留，且保留所述硬掩膜；将所述多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层；以所述硬掩膜和底部厚场氧为掩膜进行刻蚀，刻穿所述氧化硅薄层后继续向下刻蚀晶圆，从而环绕所述底部厚场氧的侧面形成第三沟槽；在所述第三沟槽的内表面形成栅氧化层；向所述第三沟槽内填充多晶硅。

【技术特征摘要】
1.一种半导体器件的栅极结构的制造方法，包括：在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀所述硬掩膜露出沟槽窗口；刻蚀沟槽窗口下方的晶圆，形成上宽下窄的第一沟槽；向所述第一沟槽的内表面淀积含氮化合物；干法刻蚀第一沟槽内表面的含氮化合物，将第一沟槽底部和靠近底部的含氮化合物去除，第一沟槽顶部形成向下方延伸的含氮化合物侧壁残留；以所述含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽；向所述第二沟槽内填充多晶硅；通过各向异性腐蚀去除所述含氮化合物侧壁残留，且保留所述硬掩膜；将所述多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层；以所述硬掩膜和底部厚场氧为掩膜进行刻蚀，刻穿所述氧化硅薄层后继续向下刻蚀晶圆，从而环绕所述底部厚场氧的侧面形成第三沟槽；在所述第三沟槽的内表面形成栅氧化层；向所述第三沟槽内填充多晶硅。2.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述硬掩膜为氮化硅，所述向所述第一沟槽的内表面淀积含氮化合物是淀积氮化硅。3.根据权利要求2所述的半导体器件的栅极结构的制造方法，其特征在于，所述向所述第一沟槽的内表面淀积含氮化合物是化学气相淀积200埃～400埃厚的氮化硅。4.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在...

【专利技术属性】
技术研发人员：祁树坤，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏,32