多晶硅栅的制造方法技术

本发明专利技术公开了一种多晶硅栅的制造方法，包括步骤：步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和硬质掩膜层；步骤二、依次对硬质掩膜层和所述第一多晶硅层进行刻蚀，刻蚀后的第一多晶硅层组成多晶硅栅；步骤三、在多晶硅栅的侧面自对准形成侧墙，通过硬质掩膜层将侧墙的顶部表面增加到高于多晶硅栅的顶部表面；步骤四、去除硬质掩膜层。本发明专利技术能通过硬质掩膜层将多晶硅栅表面调节到低于侧墙的顶部表面，形成多晶硅栅的顶部表面低于侧墙的顶部表面的结构，能防止多晶硅栅和两侧的接触孔短路，提高产品良率。

【技术实现步骤摘要】
多晶硅栅的制造方法
本专利技术涉及一种半导体集成电路的制造方法，特别是涉及一种多晶硅栅的制造方法。
技术介绍
在硅-氧化层-氮化层-氧化层-硅(SONOS)闪存(Flash)工艺中，由于器件单元(cell)区域面积小，两根SONOS器件单元管子之间的间距会很窄，当SONOS器件单元的多晶硅栅(poly)高于旁边具有氧化层-氮化层-氧化层(ONO)结构的侧墙(spacer)时，多晶硅栅的尖角容易与多晶硅栅两侧的源区和漏区顶部的接触孔(Contact)接触，从而导致多晶硅栅即poly与有源区(Active)短路即Active-poly短路，最终产品性能失效。如图1A至图1B所示，是现有多晶硅栅的制造方法的各步骤中的器件结构示意图；现有多晶硅栅的制造方法包括如下步骤：步骤一、如图1A所示，在半导体衬底如硅衬底1的表面依次形成由第一氧化层102a、第二氮化层102b和第三氧化层102c叠加而成的栅介质层102，以及形成多晶硅栅103，对多晶硅栅103进行光刻刻蚀形成图1A所示的仅位于栅极形成区域的所述多晶硅栅103。步骤二、依次沉积第四氧化层、第五氮化层和第六氧化层并进行全面刻蚀形成由第四氧本文档来自技高网...

【技术保护点】
1.一种多晶硅栅的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和硬质掩膜层，所述硬质掩膜层用于调节后续形成侧墙后多晶硅栅表面低于所述侧墙的表面的高度；步骤二、依次对所述硬质掩膜层和所述第一多晶硅层进行刻蚀，刻蚀后的所述第一多晶硅层组成多晶硅栅；步骤三、采用淀积加全面刻蚀工艺在表面叠加有所述硬质掩膜层的所述多晶硅栅的侧面自对准形成侧墙，所述侧墙顶部表面根据所述硬质掩膜层的顶部表面的高度自对准设置且将所述侧墙的顶部表面增加到高于所述多晶硅栅的顶部表面；步骤四、去除所述硬质掩膜层并形成所述多晶硅栅的顶部表面低于所述侧墙的顶部表面的结构，消除所述多晶硅栅突...

【技术特征摘要】
1.一种多晶硅栅的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和硬质掩膜层，所述硬质掩膜层用于调节后续形成侧墙后多晶硅栅表面低于所述侧墙的表面的高度；步骤二、依次对所述硬质掩膜层和所述第一多晶硅层进行刻蚀，刻蚀后的所述第一多晶硅层组成多晶硅栅；步骤三、采用淀积加全面刻蚀工艺在表面叠加有所述硬质掩膜层的所述多晶硅栅的侧面自对准形成侧墙，所述侧墙顶部表面根据所述硬质掩膜层的顶部表面的高度自对准设置且将所述侧墙的顶部表面增加到高于所述多晶硅栅的顶部表面；步骤四、去除所述硬质掩膜层并形成所述多晶硅栅的顶部表面低于所述侧墙的顶部表面的结构，消除所述多晶硅栅突出到所述侧墙顶部时发生所述多晶硅栅和所述多晶硅栅外的有源区的接触孔短路的风险。2.如权利要求1所述的多晶硅栅的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的多晶硅栅的制造方法，其特征在于：所述栅介质层和所述多晶硅栅叠加形成闪存的单元结构的栅极结构。4.如权利要求3所述的多晶硅栅的制造方法，其特征在于：所述闪存为SONOS闪存，所述栅介质层为由第一氧化层、第二氮化层和第三氧化层组成的ONO层。5.如权利要求3所述的多晶硅栅...

【专利技术属性】
技术研发人员：沈冬冬，陆涵蔚，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31