沟槽型双层栅MOSFET及其制造方法技术

本发明专利技术公开了一种沟槽型双层栅MOSFET，包括：第一和第二沟槽，第一沟槽中形成有栅极结构，包括源多晶硅和多晶硅栅，底部氧化层、多晶硅间氧化层和栅氧化层。第二沟槽中形成有源引出结构，包括相同工艺的底部氧化层、多晶硅间氧化层和栅氧化层，第二沟槽中的第二多晶硅层和多晶硅栅同时采用多晶硅淀积加回刻形成，利用第二沟槽的宽度较大的特点使第二多晶硅层回刻之后能自对准形成顶部沟槽，通过在顶部沟槽中填充第一介质层并形成第一接触孔能实现源多晶硅的引出。本发明专利技术还公开了一种沟槽型双层栅MOSFET的制造方法。本发明专利技术能降低工艺成本，且能提高多晶硅间氧化层的厚度的均匀性，提高器件的性能。

Grooved Double Gate MOSFET and Its Manufacturing Method

The invention discloses a grooved double-layer gate MOSFET, comprising: the first and second grooves, in which a gate structure is formed, including a source polysilicon and polysilicon gate, a bottom oxide layer, a polysilicon interoxide layer and a gate oxide layer. The active extraction structure is formed in the second groove, which includes bottom oxide layer, polycrystalline intersilicon oxide layer and gate oxide layer of the same process. The second polycrystalline silicon layer and polycrystalline silicon gate in the second groove are formed by polycrystalline silicon deposition and backetching simultaneously. The larger width of the second groove enables the second polycrystalline silicon layer to self-align to form a top groove after backetching. Filling the first dielectric layer and forming the first contact hole can realize the extraction of source polysilicon. The invention also discloses a manufacturing method of grooved double gate MOSFET. The invention can reduce the process cost, improve the uniformity of the thickness of the interoxide layer between polysilicon and improve the performance of the device.

【技术实现步骤摘要】
沟槽型双层栅MOSFET及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽型双层栅MOSFET。本专利技术还涉及一种沟槽型双层栅MOSFET的制造方法。
技术介绍
如图1A至图1E所示，是现有沟槽型双层栅MOSFET的制造方法各步骤中的器件结构示意图；现有方法包括如下步骤：步骤一、如图1A所示，采用光刻刻蚀工艺在第一外延层101中同时形成第一沟槽102和第二沟槽102a。沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅104的源引出结构；所述第一沟槽102位于所述器件单元区中，所述第二沟槽102a位于所述器件单元区外；所述第二沟槽102a和所述第一沟槽102相连通。步骤二、如图1A所示，形成底部氧化层103，所述底部氧化层103覆盖在所述第一沟槽102的内侧表面以及所述第二沟槽102a的内侧表面并延伸到所述第一沟槽102和所述第二沟槽102a外。步骤三、如图1A所示，在形成有所述底部氧化层103的所述第一沟槽102的底部以及所述第二沟槽102a的底部同时形成源多晶硅104。通过，所述源多晶硅104采用多晶硅淀积加多晶硅回刻即反刻蚀的方法形成。步骤四、如图1B所示，形成第二氧化层105，所述第二氧化层105将所述第一沟槽102和所述第二沟槽102a完全填充并延伸到所述第一沟槽102和所述第二沟槽102a外。由于所述第二氧化层105需要进行所述第一沟槽102和所述第二沟槽102a的填充，故通常需要采用沟槽填充能力较好的高密度等离子体化学气相沉积(HDPCVD)淀积工艺形成。通常，所述第二氧化层105的厚度要达以上。步骤五、如图1B所示，进行化学机械研磨(CMP)工艺对所述第二氧化层5进行平坦化，且在化学机械研磨工艺平坦化之后通常保证所述第二氧化层5的顶部表面比所述第二沟槽102a的顶部表面高约步骤六、如图1C所示，进行光刻将所述第二沟槽102a顶部的区域用光刻胶覆盖，其它区域打开，这一步光刻通常称为源多晶硅覆盖(poly-cover)光刻；之后进行氧化层的回刻在所述第一沟槽102的所述源多晶硅104的表面形成多晶硅间氧化层105a。之后去除所述第二沟槽102a顶部的区域顶部的光刻胶。这样在所述第二沟槽102a的所述源多晶硅104的顶部区域完全填充所述第二氧化层105b。步骤七、在所述多晶硅间氧化层105a顶部的所述第一沟槽102的侧面形成栅氧化层106；进行多晶硅淀积形成第二多晶硅层107，所述第二多晶硅层107将所述第一沟槽102完全填充；对所述第二多晶硅层107进行回刻，回刻后，由完全填充于所述第一沟槽102中的所述第二多晶硅层107并组成多晶硅栅107。所述第一外延层101具有第一导电类型，在形成所述层间膜108之前还包括如下步骤：在所述第一外延层101上形成第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅107的深度。在所述器件单元区的所述阱区的表面形成第一导电类型重掺杂的源区，被所述多晶硅栅107侧面覆盖的所述阱区表面用于形成沟道。步骤八、形成层间膜108；所述层间膜108覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层101的表面。形成接触孔，所述接触孔包括第一接触孔109a，所述第一接触孔109a位于在所述第二沟槽102a的所述源多晶硅104的顶部并穿过所述层间膜108和所述第二氧化层105b，所述第一接触孔109a的底部还对所述源多晶硅104进行了一定的刻蚀即硅刻蚀。所述接触孔还包括第二接触孔109b和第三接触孔109c，所述第二接触孔109b穿过所述层间膜108和所述源区接触；所述第三接触孔109c穿过所述层间膜108和所述多晶硅栅107接触。所述第二接触孔109b和所述第三接触孔109c的顶部都进行了一定的硅刻蚀。在所述层间膜108表面形成第一正面金属层110，采用光刻刻蚀工艺对所述第一正面金属层110进行图形化形成源极和栅极，所述源极通过第一接触孔109a连接所述源多晶硅104以及所述源极通过第二接触孔109b连接所述源区，所述栅极通过第三接触孔109c连接所述多晶硅栅107。正面工艺完成之后，还包括如下背面工艺：在所述第一外延层101背面进行第一导电类型重掺杂形成漏区；在所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。当沟槽型双层栅MOSFET为N型器件时，第一导电类型为N型，第二导电类型为P型。当沟槽型双层栅MOSFET为P型器件时，第一导电类型为P型，第二导电类型为N型。由图1C所示可知，现有方法中，需要采用采用一步源多晶硅覆盖(poly-cover)光刻工艺，在半导体制造领域中，光刻工艺的成本较大，故增加一次光刻将会增加不少的工艺成本。而且，现有工艺在图1B中通常采用HDPCVD工艺形成第二氧化层105将所述第一沟槽102和所述第二沟槽完全填充，这使得第二氧化层105的生长厚度较厚，不仅工艺成本高，而且工艺的复杂度也增加。而为了得到图1C中所示的位于所述第一沟槽102的所述源多晶硅104的表面多晶硅间氧化层105a，需要先对第二氧化层105进行CMP，之后在对第二氧化层105进行反刻蚀，CMP工艺的成本也较高且工艺复杂；对填充于所述第一沟槽102中的所述第二氧化层105进行回刻得到所述多晶硅间氧化层105a，对所述第二氧化层105回刻的厚度较大，不仅回刻工艺复杂，而且会使得所述多晶硅间氧化层105a的厚度的控制不易，使得多晶硅间氧化层105a的厚度均匀性较差，从而会影响所述源多晶硅104和所述多晶硅栅107之间的隔离性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽型双层栅MOSFET，能降低工艺成本，且能提高多晶硅间氧化层的厚度的均匀性，提高器件的性能。本专利技术还提供一种沟槽型双层栅MOSFET的制造方法。为解决上述技术问题，本专利技术提供的沟槽型双层栅MOSFET包括：多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构。第一沟槽和第二沟槽形成工艺相同且都形成于第一外延层中，所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通。在所述第一沟槽中形成有栅极结构，所述栅极结构包括：在所述第一沟槽的底部形成有源多晶硅，在所述源多晶硅和对应的所述第一沟槽的底部表面和侧面之间隔离有底部氧化层。在所述第一沟槽的顶部形成有多晶硅栅，所述多晶硅栅和所述源多晶硅之间隔离有多晶硅间氧化层，在所述多晶硅栅和所述第一沟槽的侧面之间隔离有栅氧化层。在所述第二沟槽中中形成有所述源引出结构，所述源引出结构包括：在所述第二沟槽的底部也形成有所述源多晶硅，在所述源多晶硅和对应的所述第二沟槽的底部表面和侧面之间也隔离有底部氧化层。在所述第二沟槽的所述源多晶硅的表面形成有多晶硅间氧化层，在所述第二沟槽的顶部形成有第二多晶硅层；所述第二多晶硅层和所述多晶硅栅同时采用多晶硅填充加回刻工艺形成，且所述第二沟槽的宽度使所述第二多晶硅层在多晶硅填充后不将所述第二沟槽完全填充，从而使得在多晶硅回刻之后形成的所述第二多晶硅层仅位于所述第二沟槽的两侧面并在所述第二沟槽的中间区域自对准围成顶部沟槽，所述顶部沟槽的底部将所述多晶本文档来自技高网...

【技术保护点】
1.一种沟槽型双层栅MOSFET，其特征在于，包括：多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构；第一沟槽和第二沟槽形成工艺相同且都形成于第一外延层中，所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通；在所述第一沟槽中形成有栅极结构，所述栅极结构包括：在所述第一沟槽的底部形成有源多晶硅，在所述源多晶硅和对应的所述第一沟槽的底部表面和侧面之间隔离有底部氧化层；在所述第一沟槽的顶部形成有多晶硅栅，所述多晶硅栅和所述源多晶硅之间隔离有多晶硅间氧化层，在所述多晶硅栅和所述第一沟槽的侧面之间隔离有栅氧化层；在所述第二沟槽中中形成有所述源引出结构，所述源引出结构包括：在所述第二沟槽的底部也形成有所述源多晶硅，在所述源多晶硅和对应的所述第二沟槽的底部表面和侧面之间也隔离有底部氧化层；在所述第二沟槽的所述源多晶硅的表面形成有多晶硅间氧化层，在所述第二沟槽的顶部形成有第二多晶硅层；所述第二多晶硅层和所述多晶硅栅同时采用多晶硅填充加回刻工艺形成，且所述第二沟槽的宽度使所述第二多晶硅层在多晶硅填充后不将所述第二沟槽完全填充，从而使得在多晶硅回刻之后形成的所述第二多晶硅层仅位于所述第二沟槽的两侧面并在所述第二沟槽的中间区域自对准围成顶部沟槽，所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出，在所述顶部沟槽中填充有第一介质层；在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔，所述第一接触孔在横向上位于所述顶部沟槽的区域中，所述第一接触孔在纵向上穿过所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接；所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层采用氧化层淀积加回刻工艺同时形成。...

【技术特征摘要】
1.一种沟槽型双层栅MOSFET，其特征在于，包括：多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构；第一沟槽和第二沟槽形成工艺相同且都形成于第一外延层中，所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通；在所述第一沟槽中形成有栅极结构，所述栅极结构包括：在所述第一沟槽的底部形成有源多晶硅，在所述源多晶硅和对应的所述第一沟槽的底部表面和侧面之间隔离有底部氧化层；在所述第一沟槽的顶部形成有多晶硅栅，所述多晶硅栅和所述源多晶硅之间隔离有多晶硅间氧化层，在所述多晶硅栅和所述第一沟槽的侧面之间隔离有栅氧化层；在所述第二沟槽中中形成有所述源引出结构，所述源引出结构包括：在所述第二沟槽的底部也形成有所述源多晶硅，在所述源多晶硅和对应的所述第二沟槽的底部表面和侧面之间也隔离有底部氧化层；在所述第二沟槽的所述源多晶硅的表面形成有多晶硅间氧化层，在所述第二沟槽的顶部形成有第二多晶硅层；所述第二多晶硅层和所述多晶硅栅同时采用多晶硅填充加回刻工艺形成，且所述第二沟槽的宽度使所述第二多晶硅层在多晶硅填充后不将所述第二沟槽完全填充，从而使得在多晶硅回刻之后形成的所述第二多晶硅层仅位于所述第二沟槽的两侧面并在所述第二沟槽的中间区域自对准围成顶部沟槽，所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出，在所述顶部沟槽中填充有第一介质层；在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔，所述第一接触孔在横向上位于所述顶部沟槽的区域中，所述第一接触孔在纵向上穿过所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接；所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层采用氧化层淀积加回刻工艺同时形成。2.如权利要求1所述的沟槽型双层栅MOSFET，其特征在于：所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层的氧化层淀积工艺采用HDPCVD淀积工艺，在氧化层淀积完成之后形成的第二氧化层的厚度大于最终的所述多晶硅间氧化层的厚度但不需将所述第一沟槽和所述第二沟槽完全填充，回刻后得到的仅位于所述源多晶硅的表面的所述多晶硅间氧化层，所述第一沟槽和所述第二沟槽侧面的所述多晶硅间氧化层对应的淀积氧化层都被去除。3.如权利要求1所述的沟槽型双层栅MOSFET，其特征在于：所述第一外延层具有第一导电类型，在所述第一外延层上形成有第二导电类型的阱区，所述阱区的结深小于所述多晶硅栅的深度；在所述器件单元区的所述阱区的表面形成有第一导电类型重掺杂的源区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；漏区由形成于所述第一外延层背面的第一导电类型重掺杂区组成。4.如权利要求3所述的沟槽型双层栅MOSFET，其特征在于：层间膜覆盖在形成有所述源区、所述栅极结构和所述源引出结构的所述第一外延层的表面；第二接触孔穿过所述层间膜和所述源区接触；第三接触孔穿过所述层间膜和所述多晶硅栅接触。5.如权利要求4所述的沟槽型双层栅MOSFET，其特征在于：所述第一介质层直接由填充于所述顶部沟槽中的所述层间膜组成。6.如权利要求4所述的沟槽型双层栅MOSFET，其特征在于：在所述层间膜表面形成有第一正面金属层，所述第一正面金属层图形化形成源极和栅极，所述源极通过第一接触孔连接所述源多晶硅以及所述源极通过第二接触孔连接所述源区，所述栅极通过第三接触孔连接所述多晶硅栅。7.如权利要求3所述的沟槽型双层栅MOSFET，其特征在于：沟槽型双层栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽型双层栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。8.一种沟槽型双层栅MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、采用光刻刻蚀工艺在第一外延层中同时形成第一沟槽和第二沟槽；沟槽型双层栅MOSFET包括多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构；所述第一沟槽位于所述器件单元区中，所述第二沟槽位于所述器件单元区外；所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相...

【专利技术属性】
技术研发人员：丛茂杰，顾昊元，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31