半导体装置及其制造方法制造方法及图纸

本发明专利技术提供制造容易的半导体装置及其制造方法。实施方式的半导体装置具备：半导体板；第1电极部件，设置在半导体板内；第1绝缘膜，设置在半导体板的第1面上，覆盖第1电极部件；第1焊盘，设置在第1绝缘膜上，连接于第1面；第2焊盘，设置在第1绝缘膜上，与第1焊盘分离；以及接触件，将第2焊盘连接到第1电极部件。第1电极部件具有配置在第1焊盘的正下方区域的第1部分和配置在第2焊盘的正下方区域的第2部分。第1部分中的宽度方向两端部的上表面位于比第1部分中的宽度方向中央部的上表面靠上方的位置。第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。

Semiconductor Device and Its Manufacturing Method

The invention provides a semiconductor device which is easy to manufacture and a manufacturing method thereof. The semiconductor device of the embodiment includes: a semiconductor board; a first electrode component, which is arranged in the semiconductor board; a first insulating film, which is arranged on the first surface of the semiconductor board and covers the first electrode component; a first welding pad, which is arranged on the first insulating film and connected to the first surface; a second welding pad, which is arranged on the first insulating film and separated from the first welding pad; and a contact piece, which connects the second welding pad to the first electric pad. Polar components. The first electrode component has a first part positioned directly below the first pad and a second part positioned directly below the second pad. The upper surface of the two ends in the width direction in Part 1 is located above the upper surface of the central part in the width direction in Part 1. The height difference between the width direction end and the width direction central part of the upper surface of Part 2 is smaller than that between the width direction end and the width direction central part of the upper surface of Part 1.

【技术实现步骤摘要】
半导体装置及其制造方法相关申请的交叉引用本申请基于日本专利申请2017－123128号(申请日：2017年6月23日)主张优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及半导体装置及其制造方法。
技术介绍
以往，开发了在半导体芯片的下表面上设有漏极焊盘、在上表面上设有源极焊盘以及栅极焊盘的纵型MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管)。这样的纵型MOSFET中，提出了为了对半导体芯片内的电场分布进行控制而在半导体芯片内埋入场板电极的技术。在该情况下，栅极电极以线状设置在场板电极上，并经由接触件连接于栅极焊盘。但是，随着平面构造的微细化，难以将接触件可靠地连接于栅极电极。
技术实现思路
实施方式提供容易制造的半导体装置及其制造方法。实施方式的半导体装置具备：半导体板；第1电极部件，设置在所述半导体板内；第1绝缘膜，设置在所述半导体板的第1面上，覆盖所述第1电极部件；第1焊盘，设置在所述第1绝缘膜上，连接于所述第1面；第2焊盘，设置在所述第1绝缘膜上，与所述第1焊盘分离；以及接触件，将所述第2焊盘连接到所述第1电极部件。所述第1电极部件具有配置在所述第1焊盘的正下方区域的第1部分和配置在所述第2焊盘的正下方区域的第2部分。所述第1部分中的宽度方向两端部的上表面位于比所述第1部分中的宽度方向中央部的上表面靠上方的位置。所述第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于所述第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。实施方式的半导体装置的制造方法具备：在半导体层的上部形成在第1方向上延伸的沟槽的工序；在所述沟槽的内表面上形成第1绝缘膜，并且在所述沟槽的下部内形成第1电极部件的工序；在所述沟槽的上部内形成第2绝缘膜的工序；在第1区域中，在所述第2绝缘膜的上表面形成第1凹部的工序；在从所述第1区域观察位于所述第1方向的第2区域中，在所述第1绝缘膜的上表面以及所述第2绝缘膜的上表面，形成比所述第1凹部宽且比所述第1凹部深的第2凹部的工序；在所述半导体层的露出面上形成第3绝缘膜的工序；形成将所述第1凹部填满而不将所述第2凹部填满的导电膜的工序；通过将所述导电膜选择性地除去，在所述第1凹部内以及所述第2凹部的内表面上形成第2电极部件的工序；以将所述半导体层以及所述第2电极部件覆盖的方式形成第4绝缘膜的工序；以及在所述第4绝缘膜内，形成与所述第2电极部件中的所述第1凹部内形成的部分连接的接触件的工序。附图说明图1是表示实施方式的半导体装置的俯视图。图2(a)是基于图1所示的A－A’线的截面图，图2(b)是基于图1所示的B－B’线的截面图。图3(a)及图3(b)是表示实施方式的半导体装置的栅极电极的立体图。图4(a)及图4(b)是表示实施方式的半导体装置的制造方法的截面图。图5(a)及图5(b)是表示实施方式的半导体装置的制造方法的截面图。图6是表示实施方式的半导体装置的制造方法的俯视图。图7(a)是基于图6所示的A－A’线的截面图，图7(b)是基于图6所示的B－B’线的截面图。图8是基于图6所示的C－C’线的截面图。图9(a)及图9(b)是表示实施方式的半导体装置的制造方法的截面图。图10是表示实施方式的半导体装置的制造方法的截面图。图11(a)及图11(b)是表示实施方式的半导体装置的制造方法的截面图。图12(a)及图12(b)是表示实施方式的半导体装置的制造方法的截面图。图13(a)及图13(b)是表示实施方式的半导体装置的制造方法的截面图。图14(a)及图14(b)是表示实施方式的半导体装置的制造方法的截面图。图15(a)及图15(b)是表示实施方式的半导体装置的制造方法的截面图。图16(a)及图16(b)是表示比较例的半导体装置的截面图。具体实施方式以下，参照附图对本专利技术的实施方式进行说明。图1是表示本实施方式的半导体装置的俯视图。图2(a)是基于图1所示的A－A’线的截面图，图2(b)是基于图1所示的B－B’线的截面图。图3(a)及图3(b)是表示本实施方式的半导体装置的栅极电极的立体图，是从相互不同的方向观察的图。另外，各图是示意性的图，适当夸大以及省略来描绘。例如，图1中，关于栅极电极26仅示出了几个，其他省略。此外，在图之间，构成要素的个数以及尺寸比等不一定一致。本实施方式的半导体装置例如是纵型的电力用半导体装置，例如是纵型MOSFET。如图1、图2(a)及图2(b)所示，在本实施方式的半导体装置1中设有硅板10。本说明书中，“硅板”是指以硅(Si)为主成分的板状的部件。关于其他构成要素也同样，在构成要素的名称中包含材料名的情况下，该构成要素的主成分为该材料。此外，通常，硅是半导体材料，因此只要没有特别的说明，硅板为半导体板。关于其他部件也同样，作为原则，该部件的特性反映着主成分的特性。硅板10例如由单晶硅形成。在硅板10的上表面10a上，源极焊盘31以及栅极焊盘32相互隔开而设置。源极焊盘31的面积比栅极焊盘32的面积大。此外，在硅板10的下表面10b上设有漏极焊盘33。源极焊盘31以及栅极焊盘32例如由铝(Al)等的金属材料形成。漏极焊盘33例如由钛镍金(TiNiAu)合金等的金属材料形成。以下，本说明书中，为了方便说明，采用XYZ正交坐标系。将硅板10的厚度方向设为“Z方向”，将源极焊盘31以及栅极焊盘32的排列方向设为“X方向”，将相对于Z方向及X方向正交的方向设为“Y方向”。此外，在Z方向中，将从下表面10b朝向上表面10a的方向还称为“上”，将其反方向还称为“下”，该表现也是便于说明的表现，与重力的方向没有关系。从Z方向观察，将设有源极焊盘31的区域称为单元区域Rc，将设有栅极焊盘32的区域称为栅极区域Rg。半导体装置1中，主要在单元区域Rc中在漏极焊盘33与源极焊盘31之间流过电流。硅板10中，导电型为n++型的漏极层11、导电型为n－型的漂移层12、导电型为p型的基底层13、导电型为n++型的源极层14依次层叠。但是，从Z方向观察，漏极层11以及漂移层12配置于单元区域Rc以及栅极区域Rg双方，基底层13以及源极层14仅配置于单元区域Rc。漏极层11的施主浓度以及源极层14的施主浓度比漂移层12的施主浓度高。漏极层11、漂移层12、基底层13以及源极层14被一体地形成，其边界不一定明确。漏极层11构成硅板10的下表面10b，源极层14构成硅板10的上表面10a。漏极层11与漏极焊盘33相接，并连接于漏极焊盘33。在硅板10的上部内，形成有多个在X方向上延伸的沟槽20。沟槽20从单元区域Rc遍及到栅极区域Rg而配置。沟槽20的下端位于漂移层12内。在沟槽20中的位于漂移层12内的部分的内表面上设有硅氧化膜21。在硅氧化膜21的下部的侧面上设有硅氧化膜22。在沟槽20内，设有由导电性材料例如多晶硅构成的场板(FP)电极24。FP电极24的下部24a被硅氧化膜22夹住，上部24b位于硅氧化膜22上，与硅氧化膜21相接。因此，上部24b的宽度、即Y方向上的长度比下部24a的宽度大。FP电极24的上端位于比硅氧化膜21的上端靠下方的位置。例如本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具备：半导体板；第1电极部件，设置在所述半导体板内；第1绝缘膜，设置在所述半导体板的第1面上，覆盖所述第1电极部件；第1焊盘，设置在所述第1绝缘膜上，连接于所述第1面；第2焊盘，设置在所述第1绝缘膜上，与所述第1焊盘分离；以及接触件，将所述第2焊盘连接到所述第1电极部件；所述第1电极部件具有：第1部分，配置在所述第1焊盘的正下方区域；以及第2部分，配置在所述第2焊盘的正下方区域；所述第1部分中的宽度方向两端部的上表面位于比所述第1部分中的宽度方向中央部的上表面靠上方的位置；所述第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于所述第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。

【技术特征摘要】
2017.06.23 JP 2017-1231281.一种半导体装置，其中，具备：半导体板；第1电极部件，设置在所述半导体板内；第1绝缘膜，设置在所述半导体板的第1面上，覆盖所述第1电极部件；第1焊盘，设置在所述第1绝缘膜上，连接于所述第1面；第2焊盘，设置在所述第1绝缘膜上，与所述第1焊盘分离；以及接触件，将所述第2焊盘连接到所述第1电极部件；所述第1电极部件具有：第1部分，配置在所述第1焊盘的正下方区域；以及第2部分，配置在所述第2焊盘的正下方区域；所述第1部分中的宽度方向两端部的上表面位于比所述第1部分中的宽度方向中央部的上表面靠上方的位置；所述第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于所述第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。2.如权利要求1所述的半导体装置，其中，所述第2部分的宽度小于所述第1部分的宽度。3.如权利要求1或2所述的半导体装置，其中，所述第2部分的厚度比所述第1部分的厚度薄。4.如权利要求1或2所述的半导体装置，其中，还具备：第3焊盘，设置在所述半导体板的第2面上；以及第2电极部件，设置在所述第1电极部件与所述第3焊盘之间，宽度小于所述第1部分的宽度。5.如权利要求4所述的半...

【专利技术属性】
技术研发人员：小林仁，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP