The invention provides a semiconductor device and a manufacturing method of a semiconductor device which can improve the surge tolerance of a circuit section and reduce the on-resistance of an output section. A longitudinal MOSFET (10) is arranged at the output section (41) of the semiconductor substrate (13), a transverse n-channel MOSFET (20) is arranged at the circuit section (42) and a p is penetrated along the depth direction.
【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
本专利技术涉及半导体装置及半导体装置的制造方法。
技术介绍
以往，出于功率半导体元件的提高可靠度、小型化以及低成本化的目的，公知有将纵向型功率半导体元件和该纵向型功率半导体元件的控制、保护电路用的横向型半导体元件设置在同一个半导体基板(半导体芯片)上的功率半导体装置(例如，参照下述专利文献1～3)。对于现有的半导体装置的结构，举例说明将输出段用的纵向型n沟道功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：绝缘栅型场效应晶体管)和控制电路用的横向型CMOS(ComplementaryMOS：互补型MOS)设置在同一个半导体基板上的功率半导体装置。图17是表示现有的半导体装置的结构的截面图。图17所示的现有的半导体装置是将输出段用的纵向型n沟道功率MOSFET设置为沟槽栅结构的纵向型MOSFET110的车载用的高端(highside)型功率IC(IntegratedCircuit：集成电路)的一个例子。图17所示的现有的半导体装置在半导体基板113上具备输出段部141和电路部...
【技术保护点】
1.一种半导体装置，其特征在于，所述半导体装置在同一个半导体基板上具备第一元件和第二元件，所述第一元件具有：第二导电型的第一半导体区，其选择性地设置于第一导电型的所述半导体基板的第一主面的表面层；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部；第二导电型的第三半导体区，其选择性地设置于所述第一半导体区的内部，且杂质浓度比所述第一半导体区的杂质浓度高；第一导电型的半导体层，其设置于所述半导体基板的比所述第一半导体区更靠近第二主面侧的位置，且与所述第一半导体区接触；第一栅绝缘膜，其与所述第一半导体区的所述第二半导体区与所述半导体层之间的区域接触地设置；第一栅电...
【技术特征摘要】
2017.06.19 JP 2017-1192521.一种半导体装置，其特征在于，所述半导体装置在同一个半导体基板上具备第一元件和第二元件，所述第一元件具有：第二导电型的第一半导体区，其选择性地设置于第一导电型的所述半导体基板的第一主面的表面层；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部；第二导电型的第三半导体区，其选择性地设置于所述第一半导体区的内部，且杂质浓度比所述第一半导体区的杂质浓度高；第一导电型的半导体层，其设置于所述半导体基板的比所述第一半导体区更靠近第二主面侧的位置，且与所述第一半导体区接触；第一栅绝缘膜，其与所述第一半导体区的所述第二半导体区与所述半导体层之间的区域接触地设置；第一栅电极，其设置于隔着所述第一栅绝缘膜而与所述第一半导体区相反的一侧；第一沟槽，其以遍及所述第二半导体区和所述第三半导体区的方式从所述半导体基板的第一主面起算以预定的深度设置；第一电极，其填入到所述第一沟槽的内部，且与所述第二半导体区和所述第三半导体区电连接；以及第二电极，其设置于所述半导体基板的第二主面，且与所述半导体基板电连接，所述第二元件具有：第二导电型的第四半导体区，其与所述第一半导体区分开且选择性地设置于所述半导体基板的第一主面的表面层；第一导电型的第五半导体区，其选择性地设置于所述第四半导体区的内部；第一导电型的第六半导体区，其与所述第五半导体区分开且选择性地设置于所述第四半导体区的内部；第二导电型的第七半导体区，其选择性地设置于所述第四半导体区的内部，且杂质浓度比所述第四半导体区的杂质浓度高；第二栅绝缘膜，其与所述第四半导体区的位于所述第五半导体区与所述第六半导体区之间的区域接触地设置；第二栅电极，其设置于隔着所述第二栅绝缘膜而与所述第四半导体区相反的一侧；第二沟槽，其以遍及所述第五半导体区和所述第七半导体区的方式从所述半导体基板的第一主面起算以预定的深度设置；第三沟槽，其从所述半导体基板的第一主面起算以预定的深度设置于所述第六半导体区；第三电极，其填入到所述第二沟槽的内部，且与所述第五半导体区和所述第七半导体区电连接；第四电极，其填入到所述第三沟槽的内部，且与所述第六半导体区电连接；以及第二导电型的第八半导体区，其与所述第二元件分开且选择性地设置于所述第四半导体区的内部，且从所述半导体基板的第一主面贯通所述第四半导体区而到达所述半导体层，所述第八半导体区的杂质浓度比所述第四半导体区的杂质浓度高，其中，所述第三沟槽的深度比所述第六半导体区的深度浅，所述第七半导体区覆盖所述第二沟槽的底面，在从所述半导体基板的第一主面起算预定深度的位置，杂质浓度最高。2.根据权利要求1所述的半导体装置，其特征在于，所述第二沟槽的深度比所述第五半导体区的深度浅。3.根据权利要求1所述的半导体装置，其特征在于，所述第二沟槽的深度比所述第五半导体区的深度深。4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，还具备第二导电型的第九半导体区，所述第九半导体区选择性地设置于所述第四半导体区的内部，且覆盖所述第二沟槽的相对于所述第五半导体区侧相反的一侧的侧壁，并且所述第九半导体区的杂质浓度比所述第四半导体区的杂质浓度高。5.根据权利要求4所述的半导体装置，其特征在于，所述第七半导体区与所述第九半导体区接触。6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述第七半导体区与所述第五半导体区接触。7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，所述第七半导体区具有从所述第二沟槽的底面向所述第四半导体区的内部放射状地扩散第二导电型杂质而成的圆形或者椭圆形的截面形状。8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述第七半导体区设置于隔着所述第五半导体区而与所述第六半导体区相反的一侧。9.根据权利...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。