一种半导体器件及其制备方法和电子装置制造方法及图纸

本发明专利技术提供了一种半导体器件及其制备方法和电子装置。所述方法包括：提供半导体衬底；在所述半导体衬底上形成鳍片，其中所述鳍片的底部关键尺寸大于所述鳍片的顶部关键尺寸，所述鳍片的底部和所述鳍片的顶部呈台阶形结构。其中所述半导体器件中的鳍片顶部和底部具有不同的尺寸，其中所述鳍片的底部关键尺寸大于所述鳍片的顶部的关键尺寸，通过所述设置可以很好的解决了目前工艺中自加热效应(self‑heating effect)，进一步提高了所述半导体器件的性能和良率。

【技术实现步骤摘要】
一种半导体器件及其制备方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制备方法和电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。为了提高FinFET器件的性能，在FinFET器件通常形成SiGe沟道，但是随着FinFET器件中鳍片宽度的越来越小，自加热效应(self-heatingeffect)变得越来越严重，尤其是对于SiGe沟道的FinFET器件。所述自加热本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成鳍片，其中所述鳍片的底部关键尺寸大于所述鳍片的顶部关键尺寸，所述鳍片的底部和所述鳍片的顶部呈台阶形结构。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成鳍片，其中所述鳍片的底部关键尺寸大于所述鳍片的顶部关键尺寸，所述鳍片的底部和所述鳍片的顶部呈台阶形结构。2.根据权利要求1所述的方法，其特征在于，所述半导体衬底的材料包括第一半导体材料，所述鳍片的材料包括与所述第一半导体材料不同的第二半导体材料。3.根据权利要求1所述的方法，其特征在于，所述鳍片的材料包括SiGe。4.根据权利要求1所述的方法，其特征在于，形成所述鳍片的方法包括：提供半导体衬底，在所述半导体衬底上形成有虚拟鳍片以及位于所述虚拟鳍片之间的隔离材料层；回蚀刻所述虚拟鳍片，以形成开口；蚀刻所述开口底部露出的所述隔离材料层的底部，以形成底部关键尺寸扩大的开口；使用鳍片材料填充所述开口，以形成底部关键尺寸大于顶部关键尺寸的所述鳍片。5.根据权利要求4所述的方法，其特征在于，所述隔离材料层包括依次层叠的第一隔离材料层和第二隔离材料层，以及位于所述第二隔离材料层上部与所述虚拟鳍片之间的间隙壁。6.根据权利要求4所述的方法，其特征在于，形成所述虚拟鳍片的方法包括：提供半导体衬底，在所述半导体衬底上形成掩膜层；蚀刻所述掩膜层和所述半导体衬底，以形成所述虚拟鳍片；沉积第一隔离材料层，以覆盖所述虚拟鳍片；回蚀刻所述第一隔离材料层，以露出目标高度的所述虚拟鳍片；在所述露出的虚拟鳍片的侧壁上形成间隙壁；回蚀刻所述第一隔离材料层，以减小所述第一隔离材料层的厚度；在所述第一隔离材料层上的所述虚拟鳍片之间的...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31