半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构，所述栅极结构的顶部表面具有掩膜层；在所述栅极结构两侧的基底内形成口袋区；形成所述口袋区之后，在所述掩膜层上形成第一保护部，所述第一保护部完全覆盖所述掩膜层的顶部表面；形成所述第一保护部之后，在所述栅极结构两侧的基底内和部分口袋区内分别形成源漏掺杂区。所述方法形成的半导体结构的性能较好。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate with a gate structure on which the top surface of the gate structure has a mask layer; forming a pocket area in the base on both sides of the gate structure; and forming a first protective part on the mask layer after forming the pocket area. The first protective part completely covers the mask layer. The top surface; after forming the first protective part, source-drain doping regions are formed in the base and part pocket areas on both sides of the gate structure. The semiconductor structure formed by the method has better performance.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸，以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到纳米级别时，半导体器件的制备收到各种物理极限的限制。当半导体器件的尺寸降到纳米级别时，器件中栅极关键尺寸(gateCD)相应的缩小。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将高K金属栅极替代多晶硅栅极的解决方案。现有的高K/后金属栅的制程工艺过程中，为了提高载流子的迁移率，往往会在源漏区外延生长应力层，例如在PMOS器件的制造方法中采用压应力材料硅锗，在NMOS器件的制造方法中采用拉应力材料硅锗。然而，形成所述应力层时，易引起半导体器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。为解决上述技术问题，本专利本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述栅极结构的顶部表面具有掩膜层；在所述栅极结构两侧的基底内形成口袋区；形成所述口袋区之后，在所述掩膜层上形成第一保护部，所述第一保护部完全覆盖所述掩膜层的顶部表面；形成所述第一保护部之后，在所述栅极结构两侧的基底内和部分口袋区内分别形成源漏掺杂区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述栅极结构的顶部表面具有掩膜层；在所述栅极结构两侧的基底内形成口袋区；形成所述口袋区之后，在所述掩膜层上形成第一保护部，所述第一保护部完全覆盖所述掩膜层的顶部表面；形成所述第一保护部之后，在所述栅极结构两侧的基底内和部分口袋区内分别形成源漏掺杂区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为：氮化硅；所述掩膜层的厚度为：3纳米～25纳米。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护部的材料包括：氮化硅；所述第一保护部的厚度为：2纳米～10纳米。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成口袋区之后，形成源漏掺杂区之前，还包括：在所述基底上和栅极结构侧壁上形成第二保护部；所述第二保护部的材料包括：氮化硅；所述第二保护部的厚度为：2纳米～10纳米。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂区之前，还包括：去除第二保护部。6.如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第二保护部之前，还包括：在所述第一保护部中掺入掺杂离子。7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第一保护部中掺入掺杂离子的工艺包括：离子注入工艺；所述离子注入工艺的参数包括：注入离子包括硅离子、砷离子、硼离子、磷离子、碳离子、锗离子或者BF2离子，注入剂量为1e12atm/cm2～1e16atm/cm2，注入深度为1纳米～10纳米。8.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第一保护部中掺入掺杂离子之前，还包括：在所述第二保护部上形成牺牲层，所述牺牲层暴露出第一保护部的顶部表面。9.如权利要求8所述的半导体结构的形成方法，所述牺牲层的厚度为40纳米～150纳米。10.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述第一保护部中掺入掺杂离子之后，形成源漏掺杂区之前，还包括：去除所述牺牲层。11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括第一区和第二区，若干所述栅极结构分别位于第一区基底和第二区基底上，且所述第一区栅极结构两侧基底内的...

【专利技术属性】
技术研发人员：神兆旭，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31