浮栅的制作方法和分裂栅闪存技术

本发明专利技术提供浮栅的制作方法和分裂栅闪存，该方法包括建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长多晶硅浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。本发明专利技术能够稳定沟道电流，提高分裂栅闪存的编程性能和擦除性能。

【技术实现步骤摘要】
浮栅的制作方法和分裂栅闪存
本专利技术涉及半导体制造领域，特别涉及一种浮栅的制作方法和分裂栅闪存。
技术介绍
在半导体器件的制造工艺中，一般需要通过炉管对晶圆进行热生长工艺形成相应的薄膜层。对于分裂栅闪存等非易失性存储器而言，浮栅(FloatingGate，FG)常采用多晶硅(Poly)在炉管中使用低压化学气相淀积(LPCVD)工艺生长而成。其炉管为石英管，同时在多个位置采用相同剂量的多晶硅对多个批次的晶圆进行加工。由于炉管内位置的差异，会导致不同位置的热预算(ThermoBudget)不同，尤其是在炉管远离气源的一端由于热预算的差异而导致位于该位置的多片晶圆形成的浮栅在高电平时沟道电流偏低，从而导致浮栅的耦合电压偏低，从而影响了分裂栅闪存的编程和擦除性能。其中沟道电流，是指位于分裂栅闪存中浮栅和控制栅之下的沟道电流。图1是在炉管内沉积浮栅的工艺结构示意图，炉管10外围的为加热装置20，炉管10内各位置区放置的为晶圆30。图2是为炉管内各位置对应的沟道电流值的采集图，其横坐标P表示晶圆在炉管中的位置，纵标记Ir/mA表示该晶圆形成闪存器件时对应位置的沟道电流值。请参考图1和图2，例如本文档来自技高网...

【技术保护点】
1.一种浮栅的制作方法，其特征在于，包括建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长，并对该多晶硅进行相同剂量的离子注入作为浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。

【技术特征摘要】
1.一种浮栅的制作方法，其特征在于，包括建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长，并对该多晶硅进行相同剂量的离子注入作为浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。2.如权利要求1所述的浮栅的制作方法，其特征在于，当样本沟道电流值较小时，提高晶圆在炉管中对应位置的多晶硅离子注入剂量。3.如权利要求1所述的浮栅的制作方法，其特征在于，当样本沟道电流值较大时，减少晶圆在炉管中对应位置...

【专利技术属性】
技术研发人员：黄冲，李志国，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31