用于制造半导体器件的方法技术

本公开涉及制造半导体器件的方法，以提高半导体器件的可靠性。抗蚀剂图案形成在半导体衬底之上。然后，在半导体衬底之上，以覆盖抗蚀剂图案的这种方式形成保护膜。然后，通过用保护膜覆盖抗蚀剂图案，杂质被离子注入到半导体衬底中。此后，通过湿蚀刻去除保护膜，然后去除抗蚀剂图案。

【技术实现步骤摘要】
用于制造半导体器件的方法相关申请的交叉参考2017年6月14日提交的日本专利申请第2017-116478号包括说明书、附图和摘要的公开结合于此作为参考。
本专利技术涉及用于制造半导体器件的方法，并且优选可应用于例如用于制造半导体器件的方法，其具有将抗蚀剂图案用作掩模来执行离子注入的步骤。
技术介绍
半导体器件的制造步骤包括离子注入步骤。通过离子注入步骤，将抗蚀剂图案用作掩模，执行离子注入。这可以防止杂质离子被注入到不应经受离子注入的区域中。日本未审查专利申请公开第2001-110913号(专利文献1)描述了将抗蚀剂用作掩模执行离子注入的技术。日本未审查专利申请公开第2010-245518号(专利文献2)描述了使用抗蚀剂的技术。引用文献专利文献[专利文献1]日本未审查专利申请公开第2001-110913号[专利文献2]日本未审查专利申请公开第2010-245518号
技术实现思路
在将抗蚀剂图案用作掩模执行离子注入的步骤中，抗蚀剂图案也经受离子注入，使得可以在抗蚀剂图案的表面层部分处形成固化层。抗蚀剂图案的表面层部分处的固化层的形成会在去除抗蚀剂图案时引起缺陷或者其他问题，导致半导体器件的本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，包括以下步骤：(a)提供半导体衬底；(b)在所述半导体衬底之上形成抗蚀剂图案；(c)以覆盖所述抗蚀剂图案的方式在所述半导体衬底之上形成第一膜；(d)通过用所述第一膜覆盖的所述抗蚀剂图案，将杂质离子注入到所述半导体衬底中；(e)在步骤(d)之后，通过湿蚀刻去除所述第一膜；以及(f)在步骤(e)之后，去除所述抗蚀剂图案。

【技术特征摘要】
2017.06.14 JP 2017-1164781.一种用于制造半导体器件的方法，包括以下步骤：(a)提供半导体衬底；(b)在所述半导体衬底之上形成抗蚀剂图案；(c)以覆盖所述抗蚀剂图案的方式在所述半导体衬底之上形成第一膜；(d)通过用所述第一膜覆盖的所述抗蚀剂图案，将杂质离子注入到所述半导体衬底中；(e)在步骤(d)之后，通过湿蚀刻去除所述第一膜；以及(f)在步骤(e)之后，去除所述抗蚀剂图案。2.根据权利要求1所述的用于制造半导体器件的方法，其中在步骤(e)中，在所述第一膜比所述抗蚀剂图案更可能被蚀刻的条件下执行湿蚀刻。3.根据权利要求2所述的用于制造半导体器件的方法，其中在步骤(e)中，在所述半导体衬底比所述第一膜更不可能被蚀刻的条件下执行湿蚀刻。4.根据权利要求1所述的用于制造半导体器件的方法，其中所述第一膜是氧化硅膜或氮化硅膜。5.根据权利要求1所述的用于制造半导体器件的方法，其中在步骤(c)中，形成在所述抗蚀剂图案的上表面之上的所述第一膜的厚度为10nm以上。6.根据权利要求5所述的用于制造半导体器件的方法，其中在步骤(c)中，形成在所述抗蚀剂图案的上表面之上的所述第一膜的厚度为10至20nm。7.根据权利要求1所述的用于制造半导体器件的方法，其中在步骤(f)中，通过灰化处理或湿式处理去除所述抗蚀剂图案。8.根据权利要求1所述的用于制造半导体器件的方法，其中步骤(c)中的所述第一膜的沉积温度为200℃或更低。9.根据权利要求1所述的用于制造半导体器件的方法，还包括以下步骤：(a1)在步骤(a)之后且在步骤(b)之前，在所述半导体衬底之上形成绝缘膜，其中所述绝缘膜和所述第一膜由互不相同的材料形成，其中在步骤(b)中，所述抗蚀剂图案形成在所述绝缘膜之上，其中在步骤(c)中，以覆盖所述抗蚀剂图案的方式在所述绝缘膜之上形成所述第一膜，并且其中在步骤(e)中，在所述第一膜比所述抗蚀剂图案更可能被蚀刻、以及所述绝缘膜比所述第一膜更不可能被蚀刻的条件下执行湿蚀刻，从而去除所述第一膜。10.根据权利要求9所述的用于制造半导体器件的方法，其中所述绝缘膜是氧化硅膜或氮化硅膜，并且其中所述第一膜是硅膜。11.根据权利要求1所述的用于制造半导体器件的方法，其中在步骤(c)中，通过CVD方法或ALD方法形成所述第一膜。12.根据权利要求11所述的用于制造半导体器件的方法，其中在步骤(c)中，所述第一膜形成在所述抗蚀剂图案的上表面和侧表面之上。13.根据权利要求1所述的用于制造半导体器件的方法，其中在步骤(c)中，通过溅射方法形成所述第一膜。14.根据权利要求13所述的用于制造半导体器件的方法，其中在步骤(c)中，具有第一厚度的所述第一膜形成在所述抗蚀剂图案的上表面之上，并且其中所述第一膜不形成在所述抗蚀剂图案的侧表面之上，或者具有第二厚度的所述第一膜形成在所述抗蚀剂图案的侧表面之上，所述第二厚度小于所述第一厚度。15.一种用于制造半导体器件的方法，包括以下步骤：(a)提供半导体衬底，所述半导体衬底包括用于在其中形成第一导电类型的第一MISFET的第一区域、以及用于在其中形成与所述第一导电类型相反的第二导电类型的第二MISFET的第二区域；(b)经由第一栅极绝缘膜，在所述第一区域中的所述半导体衬底之上形成用于所述第一MISFET的第一栅电极，并且经由第二栅极绝缘膜，在所述第二区域中的所述半导体衬底之上形成用于所述第二MISFET的第二栅电极；(c)在步骤(b)之后，在所述第一区域中的所述半导体衬底处形成所述第一导电类型的第一半导体区域，并且在所述第二区域中的...

【专利技术属性】
技术研发人员：中山知士，宇佐美达矢，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP