三维存储器制造技术

本实用新型专利技术涉及半导体制造技术领域，尤其涉及一种三维存储器。所述三维存储器，包括：衬底；堆叠结构，形成于所述衬底上，包括沿垂直于所述衬底的方向依次排列的若干栅极层，所述堆叠结构的端部具有台阶区域；导电支撑柱，沿垂直于所述衬底的方向贯穿所述台阶区域的堆叠结构；隔离层，位于所述导电支撑柱与所述栅极层之间，用于电性隔离所述导电支撑柱与所述栅极层。本实用新型专利技术避免了SEG方法形成的台阶区域支撑柱形貌不均匀的问题，确保了三维存储器的产率，并提高了三维存储器的性能。

【技术实现步骤摘要】
三维存储器
本技术涉及半导体制造
，尤其涉及一种三维存储器。
技术介绍
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3DNAND(三维NAND)存储器；随着集成度的越来越高，3DNAND存储器已经从32层发展到64层，甚至更高的层数。CTF(ChargeTrapFlash，电荷捕获闪存)型3DNAND存储器是目前较为前沿、且极具发展潜力的存储器技术。在CTF型3DNAND存储器中，具有由层间绝缘层和栅极交替堆叠形成的堆叠结构，所述堆叠结构包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。其中，所述台阶区域具有贯穿所述堆叠结构的支撑柱，用于对所述堆叠结构进行支撑，避免所述堆叠结构出现坍塌。但是，现有支撑柱的结构形貌较差，严重影响了存储器的性能。因此，如何改善支撑柱的结构形貌，提高存储器的性能，是目前亟待解决的技术问题。
技术实现思路
本技术提供一种三维存储器，用以解决现有的三维存储器中台阶区域的支撑柱结构形貌较差的问题，提高存储器的性能。为了解决上述问题，本技术提供了一种三维存储器，包括：衬底；堆叠结构，形成于所述衬底上，包括沿垂直于所述衬底的方向依次排列的若干栅极层，所述堆叠结构的端部具有台阶区域；导电支撑柱，沿垂直于所述衬底的方向贯穿所述台阶区域的堆叠结构；隔离层，位于所述导电支撑柱与所述栅极层之间，用于电性隔离所述导电支撑柱与所述栅极层。优选的，所述三维存储器包括若干层所述隔离层，且一层所述隔离层与所述栅极层同层设置。优选的，所述堆叠结构还包括填充于相邻两层所述栅极层之间的层间绝缘层，若干层所述隔离层沿垂直于所述衬底的方向与所述层间绝缘层交替堆叠排列。优选的，所述隔离层覆盖所述导电支撑柱的侧壁。优选的，还包括：外围区域，围绕所述堆叠结构的外围设置，所述外围区域中形成有外围电路；介质层，覆盖所述外围区域与所述堆叠结构；导电插塞，沿垂直于所述衬底的方向贯穿所述外围区域上方的所述介质层，并连接至所述外围电路。优选的，所述导电插塞与导电支撑柱材质相同、高度相同。优选的，还包括：外围区域，沿垂直于所述衬底的方向层叠设置于所述堆叠结构下方，所述外围区域中形成有外围电路；介质层，覆盖所述外围区域与所述堆叠结构；导电插塞，沿垂直于所述衬底的方向贯穿所述外围区域上方的所述介质层，并连接至所述外围电路。优选的，所述堆叠结构还包括核心区域，所述台阶区域位于所述核心区域的外围；所述三维存储器还包括：穿过所述核心区域的堆叠结构的存储串，所述存储串包括：外延半导体层；位于所述外延半导体层上的沟道层和存储器层，所述存储器层位于沟道层的外围。优选的，所述三维存储器为3DNAND存储器。本技术提供的三维存储器，在堆叠结构的台阶区域采用导电支撑柱来对堆叠结构进行支撑，相较于传统的于台阶区域刻蚀形成沟道孔、并采用选择性外延生长(SelectiveEpitaxyGrowth，SEG)技术于沟道孔内生长硅来形成支撑柱的方式相比，本技术形成的导电支撑柱能够避免选择性外延生长技术导致的支撑柱形貌不均匀的问题，确保了三维存储器的产率，并提高了三维存储器的性能。附图说明附图1是本技术具体实施方式中三维存储器的结构示意图；附图2是本技术具体实施方式中三维存储器的制造方法流程图；附图3A-3G是本技术具体实施方式中三维存储器制造过程中的主要工艺截面示意图。具体实施方式下面结合附图对本技术提供的三维存储器及其制造方法的具体实施方式做详细说明。在三维存储器的制造工艺中，首先形成的是由沿垂直衬底的方向交替堆叠的层间绝缘层和栅层构成的堆叠结构，然后通过金属化步骤形成由沿垂直衬底的方向交替堆叠的层间绝缘层和栅极层构成的堆叠结构。其中，金属化步骤是指：去除堆叠结构中的栅层，以在相邻层间绝缘层之间形成空隙区域；然后在所述空隙区域填充导电材料，形成栅极层。在这一过程中，为了避免在形成空隙区域后所述堆叠结构出现坍塌，通常需要在金属化步骤之前，在所述堆叠结构中形成贯穿所述堆叠结构的支撑柱。所述堆叠结构包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。所述支撑柱分布于所述核心区域和所述台阶区域。一般来说，所述核心区域和所述台阶区域的支撑柱是采用同种工艺形成的：即首先于所述堆叠结构中形成沟道孔，然后采用选择性外延生长(SelectiveEpitaxyGrowth，SEG)技术于所述沟道孔底部生长一层硅。但是，由于台阶区域的图形密度较大，采用选择性外延生长技术在台阶区域的沟道孔内生长的硅层结构不均匀、形貌较差，严重影响了三维存储器的性能，甚至可能导致三维存储器的报废，影响三维存储器的产率。为了解决这一问题，本具体实施方式提供了一种三维存储器，附图1是本技术具体实施方式中三维存储器的结构示意图。本具体实施方式提供的三维存储器，优选为3DNAND存储器，更优选为CTF3DNAND存储器。如图1所示，本具体实施方式提供的三维存储器，包括衬底10、堆叠结构、导电支撑柱14和隔离层13。所述堆叠结构，形成于所述衬底10上，包括沿垂直于所述衬底10的方向依次排列的若干栅极层12，所述堆叠结构的端部具有台阶区域Ⅰ；所述导电支撑柱14，沿垂直于所述衬底10的方向贯穿所述台阶区域Ⅰ的堆叠结构；所述隔离层13，位于所述导电支撑柱14与所述栅极层12之间，用于电性隔离所述导电支撑柱14与所述栅极层12。优选的，所述导电支撑柱14的材料为钛、氮化钛或钨。本具体实施方式通过在所述台阶区域Ⅰ形成导电支撑柱14，避免了采用选择性外延生长技术生长硅层于台阶区域形成支撑柱所导致的缺陷，改善了支撑柱的形貌，提高了三维存储器的性能。所述隔离层13用于隔离所述导电支撑柱14与所述栅极层12，避免对所述栅极层12中传输的电信号造成影响。为了提高电性隔离效果，以确保三维存储器的性能稳定，优选的，所述三维存储器包括若干层所述隔离层13，且一层所述隔离层13与所述栅极层12同层设置。更优选的，所述堆叠结构还包括填充于相邻两层所述栅极层12之间的层间绝缘层11；若干层所述隔离层13沿垂直于所述衬底10的方向与所述层间绝缘层11交替堆叠排列。具体来说，由于所述堆叠结构的堆叠层数增加，用于形成所述导电支撑柱14的通孔具有较高的深宽比，为了进一步确保所述导电支撑柱14的整体形貌，且实现所述导电支撑柱14与所述栅极层12的电性绝缘，本具体实施方式将所述隔离层13与所述栅极层12同层设置，且所述隔离层13位于所述栅极层12与所述导电支撑柱14之间。为了简化制造工艺，优选的，所述隔离层13覆盖所述导电支撑柱14的侧壁。此种结构尤其适合于所述堆叠结构的堆叠层数较少或者所述导电支撑柱14的宽度较大时。具体来说，所述堆叠结构包括核心区域Ⅲ以及围绕所述核心区域Ⅲ设置的台阶区域Ⅰ本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于，包括：衬底；堆叠结构，形成于所述衬底上，包括沿垂直于所述衬底的方向依次排列的若干栅极层，所述堆叠结构的端部具有台阶区域；导电支撑柱，沿垂直于所述衬底的方向贯穿所述台阶区域的堆叠结构；隔离层，位于所述导电支撑柱与所述栅极层之间，用于电性隔离所述导电支撑柱与所述栅极层。

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：衬底；堆叠结构，形成于所述衬底上，包括沿垂直于所述衬底的方向依次排列的若干栅极层，所述堆叠结构的端部具有台阶区域；导电支撑柱，沿垂直于所述衬底的方向贯穿所述台阶区域的堆叠结构；隔离层，位于所述导电支撑柱与所述栅极层之间，用于电性隔离所述导电支撑柱与所述栅极层。2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器包括若干层所述隔离层，且一层所述隔离层与所述栅极层同层设置。3.根据权利要求2所述的三维存储器，其特征在于，所述堆叠结构还包括填充于相邻两层所述栅极层之间的层间绝缘层；若干层所述隔离层沿垂直于所述衬底的方向与所述层间绝缘层交替堆叠排列。4.根据权利要求1至3任一项所述的三维存储器，其特征在于，所述隔离层覆盖所述导电支撑柱的侧壁。5.根据权利要求1所述的三维存储器，其特征在于，还包括：外围区域，围绕所述堆叠结构的外围设置，所述外围区域中形成有外围电路；介质层，覆盖所述外...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：新型
国别省市：湖北,42