【技术实现步骤摘要】
一种三维半导体存储器及其制备方法
本专利技术涉及三维半导体存储器领域，尤其涉及一种具有较高可靠性的三维半导体存储及其制备方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。一些改进的方法尝试将堆叠层分为多个相互堆叠的堆叠结构(deck)。在形成一个堆叠结构后，先刻蚀沟道孔和形成沟道结构，然后继续堆叠堆叠结构。沟道结构的沟道层之间通过位于二者之间共用的导电部连接。沟道层和导电部的材料通常为多晶硅。当导电部的位置或者形态不佳时，容易导致多晶硅反型(inversion)失败，从而造成多晶硅电阻过高、电子迁...
【技术保护点】
1.一种三维半导体存储器，其特征在于，包括：衬底；位于所述衬底上的第一堆叠结构，所述第一堆叠结构包括多个间隔设置的第一栅极层；位于所述第一堆叠结构上的第二堆叠结构，所述第二堆叠结构包括多个间隔设置的第二栅极层；垂直于所述衬底的上表面的第一沟道孔，所述第一沟道孔位于所述第一堆叠结构中，所述第一沟道孔内设有第一沟道层；垂直于所述衬底的上表面的第二沟道孔，所述第二沟道孔位于所述第二堆叠结构中，所述第二沟道孔内设有第二沟道层；中间导电部，所述中间导电部位于所述第一沟道孔和所述第二沟道孔之间，所述中间导电部与所述第一沟道层、所述第二沟道层都接触；与所述第二沟道孔对应的第二存储层，所述...
【技术特征摘要】
1.一种三维半导体存储器，其特征在于，包括：衬底；位于所述衬底上的第一堆叠结构，所述第一堆叠结构包括多个间隔设置的第一栅极层；位于所述第一堆叠结构上的第二堆叠结构，所述第二堆叠结构包括多个间隔设置的第二栅极层；垂直于所述衬底的上表面的第一沟道孔，所述第一沟道孔位于所述第一堆叠结构中，所述第一沟道孔内设有第一沟道层；垂直于所述衬底的上表面的第二沟道孔，所述第二沟道孔位于所述第二堆叠结构中，所述第二沟道孔内设有第二沟道层；中间导电部，所述中间导电部位于所述第一沟道孔和所述第二沟道孔之间，所述中间导电部与所述第一沟道层、所述第二沟道层都接触；与所述第二沟道孔对应的第二存储层，所述第二存储层与所述中间导电部隔离。2.根据权利要求1所述的三维半导体存储器，其特征在于：所述第二存储层位于所述中间导电部的上方且与所述中间导电部不接触。3.根据权利要求1所述的三维半导体存储器，其特征在于：所述第二沟道孔延伸入所述中间导电部内，并在所述中间导电部上形成凹槽。4.根据权利要求3所述的三维半导体存储器，其特征在于：所述第二沟道层具有延伸到所述凹槽中的延伸部；所述延伸部的侧壁与所述凹槽接触。5.根据权利要求1所述的三维半导体存储器，其特征在于：所述第二存储层包括位于所述多个第二栅极层和所述第二沟道层之间的多个第二存储层子段；所述多个第二存储层子段中相邻的两个第二存储层子段在所述第二沟道孔的延伸方向上相互间隔。6.根据权利要求1所述的三维半导体存储器，其特征在于：还包括第一存储层，所述第一存储层包括位于所述多个第一栅极层和所述第一沟道层之间的多个第一存储层子段，所述多个第一存储层子段中相邻的两个第一存储层子段在所述第一沟道孔的延伸方向上相互间隔。7.根据权利要求1所述的三维半导体存储器，其特征在于：还包括第一存储层，所述第一存储层位于所述第一沟道孔内。8.根据权利要求6或7所述的三维半导体存储器，其特征在于：所述第一存储层和所述第二存储层分别包括依次设置的阻挡层、电荷捕获层和隧穿层。9.根据权利要求6或7所述的三维半导体存储器，其特征在于：还包括形成于所述第一沟道孔的底部的硅层，所述硅层与所述衬底、所述第一沟道层都接触。10.根据权利要求1所述的三维半导体存储器，其特征在于，所述中间导电部的材料是多晶硅。11.根据权利要求1所述的三维半导体存储器，其特征在于：所述第一栅极层和第二栅极层的材质包括金属钨。12.一种三维半导体存储器的制备方法，其特征在于，包括：提供衬底；在所述衬底上形成第一堆叠结构，所述第一堆叠结构包括交替设置的多个第一材料层和多个第二材料层；在所述第一堆叠...
【专利技术属性】
技术研发人员：王恩博，杨号号，肖莉红，闾锦，张勇，陶谦，胡禺石，朱宏斌，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。