电荷泵电路及电荷泵单元制造技术

技术编号:19701527 阅读:21 留言:0更新日期:2018-12-08 13:55
本发明专利技术公开了一种电荷泵电路,电荷泵电路包括第一电荷泵单元及第二电荷泵单元。第一电荷泵单元根据第一时钟信号、第二时钟信号及第三时钟信号抬升输入电压以输出第一抬升电压。第二电荷泵单元根据第一时钟信号、第四时钟信号及第三时钟信号抬升第一抬升电压以输出第二抬升电压。第一时钟信号及第三时钟信号为非重迭的两个时钟信号。第二时钟信号的负缘领先第一时钟信号的正缘。第四时钟信号的负缘领先第三时钟信号的正缘。

【技术实现步骤摘要】
电荷泵电路及电荷泵单元
本专利技术是有关于一种电荷泵电路,特别是指一种低逆向电流的电荷泵电路。
技术介绍
基于电子产品对低耗电的需求,集成电路的电力规格也被重新设计成能够在低电压的环境下操作以节省电能消耗。举例来说,先前集成电路的电力规格常为5V,现今则大多改为3.3V或甚至低于2V。虽然低电压可用来减少电能消耗,然而在某些情况下仍会需要较大的电压。举例来说,闪存的写入或清除操作就需要较大的电压来完成。较大的电压通常可利用电荷泵电路来提供。现有技术的电荷泵电路常由不同的时钟信号控制。然而,由于时钟信号并非完美的方波,因此在时钟信号的电压变换期间,电荷泵中的开关可能会被不预期地导通或截止。在这种情况下,多余的逆向电流就可能产生,进而增加电能的耗损。
技术实现思路
本专利技术的一实施例提供一种电荷泵电路。电荷泵电路包括第一电荷泵单元及第二电荷泵单元。第一电荷泵单元接收输入电压、第一时钟信号、第二时钟信号及第三时钟信号,并根据第一时钟信号、第二时钟信号及第三时钟信号抬升输入电压以输出第一抬升电压。第二电荷泵单元耦接于第一电荷泵单元。第二电荷泵单元接收第一抬升电压、第一时钟信号、第四时钟信号及第三时钟信号,并根据第一时钟信号、第四时钟信号及第三时钟信号抬升第一抬升电压以输出第二抬升电压。第一时钟信号及第三时钟信号为非重迭的两个时钟信号。第二时钟信号的负缘领先第一时钟信号的正缘,接续在第二时钟信号的负缘之后的第二时钟信号的正缘领先接续在第一时钟信号的正缘之后的第一时钟信号的负缘。第四时钟信号的负缘领先第三时钟信号的正缘,接续在第四时钟信号的负缘之后的第四时钟信号的正缘领先接续在第三时钟信号的正缘之后的第三时钟信号的负缘。本专利技术的另一实施例提供一种电荷泵电路。电荷泵电路包括电压输入端口、电压输出端口及M个电荷泵单元。M个电荷泵单元中的第i电荷泵包括输入端、输出端、第一N型晶体管、第二N型晶体管、第三N型晶体管、第一电容、第一P型晶体管、第二P型晶体管、第二电容及第三电容。第一N型晶体管具有耦接于第i电荷泵单元的输入端的第一端,第二端,及控制端。第二N型晶体管具有耦接于第i电荷泵单元的输入端的第一端,耦接于第i电荷泵单元的第一N型晶体管的控制端的第二端,及耦接于第i电荷泵单元的第一N型晶体管的第二端的控制端。第三N型晶体管具有耦接于第i电荷泵单元的输入端的第一端,耦接于第i电荷泵单元的第一N型晶体管的第二端的第二端,及耦接于第i电荷泵单元的第三N型晶体管的第一端的控制端。第一电容具有接收第一时钟信号的第一端,及耦接于第i电荷泵单元的第一N型晶体管的第二端的第二端。第一P型晶体管具有耦接于第i电荷泵单元的第一N型晶体管的第二端的第一端,耦接于第i电荷泵单元的输出端的第二端,控制端,及耦接于第i电荷泵单元的第一P型晶体管的第二端的基极端。第二P型晶体管具有耦接于第i电荷泵单元的第一P型晶体管的控制端的第一端,耦接于第i电荷泵单元的输出端的第二端,耦接于第i电荷泵单元的第一P型晶体管的第一端的控制端,及耦接于第i电荷泵单元的第二P型晶体管的第二端的基极端。第二电容具有接收第二时钟信号的第一端,及耦接于第i电荷泵单元的第一P型晶体管的控制端的第二端。第三电容具有接收第三时钟信号的第一端,及耦接于第i电荷泵单元的第一N型晶体管的控制端的第二端。M个电荷泵单元中的第(i+1)电荷泵包括输入端、输出端、第一N型晶体管、第二N型晶体管、第三N型晶体管、第一电容、第一P型晶体管、第二P型晶体管、第二电容及第三电容。第(i+1)电荷泵的输入端耦接于第i电荷泵单元的输出端。第一N型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端,第二端,及控制端。第二N型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端,耦接于第(i+1)电荷泵单元的第一N型晶体管的控制端的第二端,及耦接于第(i+1)电荷泵单元的第一N型晶体管的第二端的控制端。第三N型晶体管具有耦接于第(i+1)电荷泵单元的输入端的第一端,耦接于第(i+1)电荷泵单元的第一N型晶体管的第二端的第二端,及耦接于第(i+1)电荷泵单元的第三N型晶体管的第一端的控制端。第一电容具有接收第三时钟信号的第一端,及耦接于第(i+1)电荷泵单元的第一N型晶体管的第二端的第二端。第一P型晶体管具有耦接于第(i+1)电荷泵单元的第一N型晶体管的第二端的第一端,耦接于第(i+1)电荷泵单元的输出端的第二端,控制端,及耦接于第(i+1)电荷泵单元的第一P型晶体管的第二端的基极端。第二P型晶体管具有耦接于第(i+1)电荷泵单元的第一P型晶体管的控制端的第一端,耦接于第(i+1)电荷泵单元的输出端的第二端,耦接于第(i+1)电荷泵单元的第一P型晶体管的第一端的控制端,及耦接于第(i+1)电荷泵单元的第二P型晶体管的第二端的基极端。第二电容具有接收第四时钟信号的第一端,及耦接于第(i+1)电荷泵单元的第一P型晶体管的控制端的第二端。第三电容具有接收第一时钟信号的第一端,及耦接于第(i+1)电荷泵单元的第一N型晶体管的控制端的第二端。M是为大于1的正整数,i是为小于M的正整数。第一时钟信号及第三时钟信号为非重迭的两个时钟信号。附图说明图1为本专利技术一实施例的电荷泵电路的示意图。图2为图1的时钟信号及第一电容之端电压的波型图。图3为本专利技术一实施例的时钟信号产生电路的示意图。图4为本专利技术另一实施例的时钟信号产生电路的示意图。图5为本专利技术另一实施例的电荷泵电路的示意图。其中,附图标记说明如下:10、20电荷泵电路1001、1002、100i、100(i+1)、100M电荷泵单元VIN电压输入端口VOUT电压输出端口110A、110B基极开关N1A、N1B第一N型晶体管N2A、N2B第二N型晶体管N3A、N3B第三N型晶体管N4A、N4B第四N型晶体管N5A、N5B第五N型晶体管N6A、N6B第六N型晶体管N7A、N7B第七N型晶体管P1A、P1B第一P型晶体管P2A、P2B第二P型晶体管C1A、C1B第一电容C2A、C2B第二电容C3A、C3B第三电容INA、INB输入端OUTA、OUTB输出端SIGCLK1第一时钟信号SIGCLK2第二时钟信号SIGCLK3第三时钟信号SIGCLK4第四时钟信号SIGctrl控制信号Vbias偏压电压VDD第一电压VSS第二电压VBSTA、VBSTB端电压120A、120B放电电路130系统电压端2VDD第三电压3VDD第四电压TA、TB、TC、T1至T8时段RECLK1、RECLK2、RECLK3、RECLK4正缘FECLK1、FECLK2、FECLK3、FECLK4负缘12、22时钟产生电路CG非重迭时钟产生器CLK时钟输入端SIGCLK0主要时钟信号SIGCLKA第一中介时钟信号SIGCLKB第二中介时钟信号INV1第一逆变器INV2第二逆变器INV3第三逆变器INV4第四逆变器DE1第一延迟组件DE2第二延迟组件具体实施方式图1为本专利技术一实施例之电荷泵电路10的示意图。电荷泵电路10包括电压输入端口VIN、电压输出端口VOUT、第一电荷泵单元1001及第二电荷泵单元1002。第一电荷泵单元1001及第二电荷泵单元1002可具有相同的结构但可接收相异的信号。第一电荷泵本文档来自技高网...

【技术保护点】
1.一种电荷泵电路,其特征在于,包括:第一电荷泵单元,用以接收输入电压、第一时钟信号、第二时钟信号及第三时钟信号,并用以根据所述第一时钟信号、所述第二时钟信号及所述第三时钟信号抬升所述输入电压以输出第一抬升电压;及第二电荷泵单元,耦接于所述第一电荷泵单元,用以接收所述第一抬升电压、所述第一时钟信号、第四时钟信号及所述第三时钟信号,并用以根据所述第一时钟信号、所述第四时钟信号及所述第三时钟信号抬升所述第一抬升电压以输出第二抬升电压;其中:所述第一时钟信号及所述第三时钟信号为非重迭的两个时钟信号;所述第二时钟信号的负缘领先所述第一时钟信号的正缘;接续在所述第二时钟信号的所述负缘之后的所述第二时钟信号的正缘领先接续在所述第一时钟信号的所述正缘之后的所述第一时钟信号的负缘;所述第四时钟信号的负缘领先所述第三时钟信号的正缘;及接续在所述第四时钟信号的所述负缘之后的所述第四时钟信号的正缘领先接续在所述第三时钟信号的所述正缘之后的所述第三时钟信号的负缘。

【技术特征摘要】
2017.05.25 US 15/604,6641.一种电荷泵电路,其特征在于,包括:第一电荷泵单元,用以接收输入电压、第一时钟信号、第二时钟信号及第三时钟信号,并用以根据所述第一时钟信号、所述第二时钟信号及所述第三时钟信号抬升所述输入电压以输出第一抬升电压;及第二电荷泵单元,耦接于所述第一电荷泵单元,用以接收所述第一抬升电压、所述第一时钟信号、第四时钟信号及所述第三时钟信号,并用以根据所述第一时钟信号、所述第四时钟信号及所述第三时钟信号抬升所述第一抬升电压以输出第二抬升电压;其中:所述第一时钟信号及所述第三时钟信号为非重迭的两个时钟信号;所述第二时钟信号的负缘领先所述第一时钟信号的正缘;接续在所述第二时钟信号的所述负缘之后的所述第二时钟信号的正缘领先接续在所述第一时钟信号的所述正缘之后的所述第一时钟信号的负缘;所述第四时钟信号的负缘领先所述第三时钟信号的正缘;及接续在所述第四时钟信号的所述负缘之后的所述第四时钟信号的正缘领先接续在所述第三时钟信号的所述正缘之后的所述第三时钟信号的负缘。2.如权利要求1所述的电荷泵电路,其特征在于所述第一电荷泵单元包括:输入端,用以接收所述输入电压;输出端,用以输出所述第一抬升电压;第一N型晶体管,具有耦接于所述输入端的第一端,第二端,及控制端;第二N型晶体管,具有耦接于所述输入端的第一端,耦接于所述第一N型晶体管的所述控制端的第二端,及耦接于所述第一N型晶体管的所述第二端的控制端;第三N型晶体管,具有耦接于所述输入端的第一端,耦接于所述第一N型晶体管的所述第二端的第二端,及耦接于所述第三N型晶体管的所述第一端的控制端;第一电容,具有用以接收所述第一时钟信号的第一端,及耦接于所述第一N型晶体管的所述第二端的第二端;第一P型晶体管,具有耦接于所述第一N型晶体管的所述第二端的第一端,耦接于所述输出端的第二端,控制端,及耦接于所述第一P型晶体管的所述第二端的基极端;第二P型晶体管,具有耦接于所述第一P型晶体管的所述控制端的第一端,耦接于所述输出端的第二端,耦接于所述第一P型晶体管的所述第一端的控制端,及耦接于所述第二P型晶体管的所述第二端的基极端;第二电容,具有用以接收所述第二时钟信号的第一端,及耦接于所述第一P型晶体管的所述控制端的第二端;及第三电容,具有用以接收所述第三时钟信号的第一端,及耦接于所述第一N型晶体管的所述控制端的第二端。3.如权利要求2所述的电荷泵电路,其特征在于所述第一电荷泵单元另包括:第四N型晶体管,具有耦接于所述第一N型晶体管的所述第一端的第一端,耦接于所述第一N型晶体管的基极端的第二端,耦接于所述第一N型晶体管的所述第二端的控制端,及耦接于所述第一N型晶体管的所述基极端的基极端;及第五N型晶体管,具有耦接于所述第一N型晶体管的所述基极端的第一端,耦接于所述第一N型晶体管的所述第二端的第二端,耦接于所述第一N型晶体管的所述第一端的控制端,及耦接于所述第一N型晶体管的所述基极端的基极端。4.如权利要求2所述的电荷泵电路,其特征在于所述第一电荷泵单元另包括放电电路,耦接于所述第一N型晶体管的所述控制端及系统电压端之间,用以接收系统电压。5.如权利要求4所述的电荷泵电路,其特征在于所述放电电路包括:第六N型晶体管,具有耦接于所述第一N型晶体管的所述控制端的第一端,第二端,及用以接收偏压电压的控制端;及第七N型晶体管,具有耦接于所述第六N型晶体管的所述第二端的第一端,耦接于所述系统电压端的第二端,及用以接收控制信号的控制端,及耦接于所述第七N型晶体管的所述第二端的基极端。6.如权利要求5所述的电荷泵电路,其特征在于所述第六N型晶体管是为N型横向扩散金氧半晶体管。7.如权利要求2所述的电荷泵电路,其特征在于所述第二电容及所述第三电容是为金属-氧化物-金属电容。8.一种电荷泵电路,其特征在于,包括:电压输入端口;电压输出端口;及M个电荷泵单元,包括:第i电荷泵,包括:输入端;输出端;第一N型晶体管,具有耦接于所述第i电荷泵单元的所述输入端的第一端,第二端,及控制端;第二N型晶体管,具有耦接于所述第i电荷泵单元的所述输入端的第一端,耦接于所述第i电荷泵单元的所述第一N型晶体管的所述控制端的第二端,及耦接于所述第i电荷泵单元的所述第一N型晶体管的所述第二端的控制端;第三N型晶体管,具有耦接于所述第i电荷泵单元的所述输入端的第一端,耦接于所述第i电荷泵单元的所述第一N型晶体管的所述第二端的第二端,及耦接于所述第i电荷泵单元的所述第三N型晶体管的所述第一端的控制端;第一电容,具有用以接收第一时钟信号的第一端,及耦接于所述第i电荷泵单元的所述第一N型晶体管的所述第二端的第二端;第一P型晶体管,具有耦接于所述第i电荷泵单元的所述第一N型晶体管的所述第二端的第一端,耦接于所述第i电荷泵单元的所述输出端的第二端,控制端,及耦接于所述第i电荷泵单元的所述第一P型晶体管的所述第二端的基极端;第二P型晶体管,具有耦接于所述第i电荷泵单元的所述第一P型晶体管的所述控制端的第一端,耦接于所述第i电荷泵单元的所述输出端的第二端,耦接于所述第i电荷泵单元的所述第一P型晶体管的所述第一端的控制端,及耦接于所述第i电荷泵单元的所述第二P型晶体管的所述第二端的基极端;第二电容,具有用以接收第二时钟信号的第一端,及耦接于所述第i电荷泵单元的所述第一P型晶体管的所述控制端的第二端;及第三电容,具有用以接收第三时钟信号的第一端,及耦接于所述第i电荷泵单元的所述第一N型晶体管的所述控制端的第二端;及第(i+1)电荷泵,包括:输入端,耦接于所述第i电荷泵单元的所述输出端;输出端;第一N型晶体管,具有耦接于所述第(i+1)电荷泵单元的所述输入端的第一端,第二端,及控制端;第二N型晶体管,具有耦接于所述第(i+1)电荷泵单元的所述输入端的第一端,耦接于所述第(i+1)电荷泵单元的所述第一N型晶体管的所述控制端的第二端,及耦接于所述第(i+1)电荷泵单元的所述第一N型晶体管的所述第二端的控制端;第三N型晶体管,具有耦接于所述第(i+1)电荷泵单元的所述输入端的第一端,耦接于所述第(i+1)电荷泵单元的所述第一N型晶体管的所述第二端的第二端,及耦接于所述第(i+1)电荷泵单元的所述第三N型晶体管的所述第一端的控制端;第一电容,具有用以接收所述第三时钟信号的第一端,及耦接于所述第(i+1)电荷泵单元的所述第一N型晶体管的所述第二端的第二端;第一P型晶体管,具有耦接于所述第(i+1)电荷泵单元的所述第一N型晶体管的所述第二端的第一端,耦接于所述第(i+1)电荷泵单元的所述输出端的第二...

【专利技术属性】
技术研发人员:张武昌
申请(专利权)人:力旺电子股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1