本发明专利技术涉及一种适合低电压操作的CTS电荷泵电路，包含级联的若干个CTS电荷泵子单元；每一级CTS电荷泵子单元包含：第一NMOS晶体管，作为传输开关，其漏极连接本级输入端，源极连接本级输出端；第二NMOS晶体管，其漏极连接本级输入端，源极连接第一NMOS晶体管的栅极，栅极连接本级输出端；PMOS晶体管，其源极连接第一NMOS晶体管的栅极，漏极连接下一级输出端，栅极连接本级输出端；一对两相时钟信号中的任意一相时钟信号，其通过储能提升电容连接本级输出端。本发明专利技术是基于现有CTS电荷泵子单元及级联电路的改进，以更简单的结构提升作为传输开关的NMOS晶体管的栅极电压，降低衬底偏置效应的副作用，并简化电路板图设计。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路，具体涉及一种在EEPROM (Electrically ErasableProgrammable Read-Only Memory，电可擦可编程只读存储器)或闪存芯片中用于产生高电压的电荷泵电路。
技术介绍
随着手持设备及物联网的兴起，对集成电路小型化和节能设计的需求越来越迫切，对半导体集成电路的低供电电压设计提出了要求。由于EEPROM和闪存器件具有灵活的数据改写、掉电后所储存的数据内容不会丢失，并且可以长久保持的特性，它们在系统中的应用越来越广泛。在CMOS EEPROM或闪存器件中，无论是基于浮栅技术，或是电荷陷阱技术，通常会需要一个高电压产生电路，提供编程和擦写操作所需要的高电压。这个高电压产生电路通常由电荷泵电路来完成。图1展示了经典常规技术迪克森(Dickson)电荷泵的示意图。构建在P型衬底上的NMOS晶体管接成二极管结构，通过互补两相时钟和储能电容的阶梯提升，达到输出电压倍增的效果。这个电路很简单，但是因为NMOS晶体管的衬底通常接地，随着后面级数单元电压的提升，衬底偏置效应越来越明显，造成等效阈值电压的升高，从而降低甚至阻碍电荷泵中电压的传输。尽管也有把NMOS晶体管隔离于深N阱中，或改用PMOS晶体管的做法，但由于制造工艺的复杂度增加，及对寄生双极器件可能带来干扰的担心，这些做法并未得到广泛米纳。图2是迪克森电荷泵及一些其它电荷泵结构常用的双相互补时钟的波形示意图。为了提高效率和减小瞬态噪声，通常对极性相反的两相时钟做时钟边沿的非交叠处理。图3是对迪克森电荷泵的一种改进结构，通常称为CTS (电荷转移结构)。在CTS结构中，NMOS晶体管MO作为主传输开关；NM0S晶体管M3与MO并联，作为辅助传输开关。NMOS晶体管Ml和PMOS晶体管M2组成的控制结构可以在需要M3打开时，把下一级的较高电压传输到M3的栅极，从而提升M3的传输效率。MO在电荷泵建立的初期处于主导传输地位，之后由于M3导通能力的迅速提升，M3会取代MO的作用，起到主要的电荷传输的作用。MO和M3在电路中是并联使用，需要占用较大的版图面积。
技术实现思路
本专利技术的目的在于针对现有电荷泵实施方案的一些不足，提供一种适合低电压操作的CTS电荷泵电路，能够基于改进的迪克森电荷泵子单元(CTS电荷泵子单元)及级联电路，以更为简单的结构提升作为传输开关的NMOS晶体管的栅极电压，降低衬底偏置效应的副作用，并简化电路板图设计。为了达到上述目的，本专利技术的技术方案是提供一种适合低电压操作的CTS电荷泵电路，其包含级联的若干个CTS电荷泵子单元；每一级CTS电荷泵子单元包含:第一 NMOS晶体管，作为传输开关，其漏极连接本级CTS电荷泵子单元的输入端，源极连接本级CTS电荷泵子单元的输出端；第二 NMOS晶体管，其漏极连接本级CTS电荷泵子单元的输入端，源极连接第一 NMOS晶体管的栅极，栅极连接本级CTS电荷泵子单元的输出端；PM0S晶体管，其源极连接第一 NMOS晶体管的栅极，漏极连接下一级CTS电荷泵子单元的输出端，栅极连接本级CTS电荷泵子单元的输出端；一对两相时钟信号中的任意一相时钟信号，通过储能提升电容连接本级CTS电荷泵子单元的输出端。优选的，所述第一 NMOS晶体管和第二 NMOS晶体管为低阈值晶体管或本征晶体管。优选的，所述第一 NMOS晶体管和第二 NMOS晶体管的P型衬底不通过深N阱隔离，且其P型衬底连接地电位。或者，所述第一 NMOS晶体管和第二 NMOS晶体管的P型衬底通过深N阱隔离，且其P型衬底连接本级CTS电荷泵子单元的输入端。优选的，所述PMOS晶体管的N阱衬底连接本级CTS电荷泵子单元的输出端。或者，所述PMOS晶体管的N阱衬底处于悬浮状态，不与任何器件连接。优选的，所述一对两相时钟信号为互补的非交叠信号。优选的，所述CTS电荷泵电路中，前一级CTS电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，一对两相时钟信号分别通过储能提升电容交替连接在各级CTS电荷泵子单元的输出端，且相邻两级CTS电荷泵子单元分别连接的两相时钟信号相位相反。优选的，两个结构相同的CTS电荷泵电路并联，且两个CTS电荷泵电路分别对应连接的两相时钟信号的相位相反。优选的，所述CTS电荷泵电路用于非挥发性存储器集成电路中，提供该非挥发性存储器集成电路所需要的操作电压。与现有技术相比，本专利技术提供了一种简单高效的电荷泵电路，其优点在于:只需简单的两相互补时钟和较少器件即可形成，其中只需要一个第一 NMOS晶体管就可实现传输开关的作用，由PMOS晶体管构成的开关在第一 NMOS晶体管开启时，可以把下一级CTS电荷泵子单元较高的输出电位反馈到本级第一 NMOS晶体管的栅极，不仅能提升该第一 NMOS晶体管开关的栅极电压，提高其导通能力，降低衬底偏置效应，而且使得改进后的版图设计更为简单，且版图实现的面积也相对更小；另外，第二 NMOS晶体管可以在第一 NMOS晶体管截止时，把其栅极短路到本级输入端，以防止CTS电荷泵电路的反向穿通。加之CTS电荷泵子单元的固有优点，使其适用于低工作电压操作，或为在满足特定负载及驱动能力的情况下，可以使用更小的面积和更低的功耗来实现。【附图说明】通过以下的详细描述及附图，可以对本专利技术及其优点有更全面的了解: 图1是现有的一种经典Dickson电荷泵电路的示意图； 图2是现有的电荷泵电路常用的双相互补非交叠时钟的波形示意图； 图3是现有的一种称为CTS的改进Dickson电荷泵电路； 图4是本专利技术的CTS电荷泵电路中的任意一级CTS电荷泵子单元的示意图；图5是本专利技术的CTS电荷泵电路的示意图，其由若干个CTS电荷泵子单元级联形成。【具体实施方式】为使本专利技术实现的技术手段，特征与效果易于理解，下面结合图4和图5做进一步说明。这些对实施例的描述和图示不应被理解为本专利技术的局限。对本专利技术实例特征的显而易见的改变及对其应用原理的延展也将在本专利技术的保护范围之内。本专利技术提供的一种电荷泵电路，是对称为CTS的改进Dickson电荷泵电路的进一步改进，能够为非挥发性存储器集成电路提供所需要的操作电压，如用于EEPROM或闪存芯片中，以低电压操作来产生编程和擦写所需的高电压。本专利技术所提供的适合低电压操作的CTS电荷泵电路，包含级联的若干个CTS电荷泵子单元。如图4所示，为CTS电荷泵电路中的任意一级CTS电荷泵子单元的示意图；该CTS电荷泵子单元包含：第一 NMOS晶体管M3作为传输开关，其漏极连接本级CTS电荷泵子单元的输入端，源极连接本级CTS电荷泵子单元的输出端；第二 NMOS晶体管M1，其漏极连接本级CTS电荷泵子单元的输入端，源极连接第一 NMOS晶体管M3的栅极，栅极连接本级CTS电荷泵子单元的输出端；PM0S晶体管M2，其源极连接第一 NMOS晶体管M3的栅极，其漏极连接下一级CTS电荷泵子单元的输出端，其栅极连接本级CTS电荷泵子单元的输出端；一对两相时钟信号CLKl和CLK2中的任意一相时钟信号（例如CLKl )，通过储能提升电容Cap连接本级CTS电荷泵子单元的输出端。其中，所述的这对两相时钟信号CLKl和CLK2为互补的非交叠信号。当把如图4所本文档来自技高网...
【技术保护点】
一种适合低电压操作的CTS电荷泵电路，其特征在于，包含级联的若干个CTS电荷泵子单元；每一级CTS电荷泵子单元包含：第一NMOS晶体管，作为传输开关，其漏极连接本级CTS电荷泵子单元的输入端，源极连接本级CTS电荷泵子单元的输出端；第二NMOS晶体管，其漏极连接本级CTS电荷泵子单元的输入端，源极连接第一NMOS晶体管的栅极，栅极连接本级CTS电荷泵子单元的输出端；PMOS晶体管，其源极连接第一NMOS晶体管的栅极，漏极连接下一级CTS电荷泵子单元的输出端，栅极连接本级CTS电荷泵子单元的输出端；一对两相时钟信号中的任意一相时钟信号，其通过储能提升电容连接本级CTS电荷泵子单元的输出端。
【技术特征摘要】
【专利技术属性】
技术研发人员：袁庆鹏，
申请(专利权)人：聚辰半导体上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。