一种应用在EEPROM上的错误纠正编码及相应的EEPROM制造技术

一种应用在EEPROM上的错误纠正编码，所述EEPROM包含总线接口模块、时序控制模块、EEPROM存储模块、写数据总线以及读数据总线，所述错误纠正编码包含：ECC编码模块，其位于所述写数据总线上并受所述时序控制模块控制，写入数据时，其预先读取由ECC纠错模块送来的经纠错后的相应存储字的有效数据后，用来自所述写数据总线的写数据更新该相应存储字中的对应有效数据位，并对该更新后的有效数据进行编码得到新的冗余校验数据，更新后的新的存储字存入到所述EEPROM存储模块中；ECC纠错模块，其位于读数据总线上，读出数据时，其根据读取的EEPROM存储模块中相应存储字中的原始有效数据和冗余校验数据对该原始有效数据进行纠正并将纠正后的有效数据传送给用户。

【技术实现步骤摘要】
一种应用在EEPROM上的错误纠正编码及相应的EEPROM
本专利技术涉及编码
，具体涉及一种应用在EEPROM上的能够实现动态开关以及自检功能的错误纠正编码及相应的EEPROM。
技术介绍
在EEPROM（ElectricallyErasableProgrammableRead-OnlyMemory电可擦可编程只读存储器）存储器阵列的任意一个EEPROM存储单元随着编程次数的增加，存在与编程次数对应的损坏的概率；在一定的制造工艺下，该损坏概率的曲线保持一定，很难增加。但是在EEPROM的部分应用场合下，对数据可靠性要求很高，并期望在更多的EEPROM的编程次数的情况下，依然保持EERPOM存储器芯片可以使用。这个期望的可靠性往往超过EEPROM存储模块在当前制造工艺下损坏概率。因此，市场上需要更高可靠性的EEPROM存储器芯片，并原意为此能够接受成本的一定程度提高。
技术实现思路
本专利技术的目的在于提供一种应用在EEPROM上的错误纠正编码及相应的EEPROM，实现在数据写入读出的过程中对数据的错误纠正，并以能够接受的冗余存储器的成本，大大提高EEPROM芯片的可靠性；并且在用户层面不需要增加接口协议，在出厂测试层面提供所有EEPROM阵列的测试功能和ECC错误纠正编码的测试功能；通过包含丰富的自检功能的ECC（ErrorCorrectionCode错误纠正编码）算法，完成单独对ECC编码模块以及ECC解码模块进行测试；支持手动关闭整个ECC纠错编码功能，将EEPROM上的冗余位交由用户控制；用户在此基础上，除了可以实现自己的纠错编码算法，以达到更高的纠错性能外，还可以在不包含纠错编码算法的情况下，增加芯片用户可控制的总存储容量。为了达到上述目的，本专利技术通过以下技术方案实现：一种应用在EEPROM上的错误纠正编码，所述EEPROM包含总线接口模块、时序控制模块以及EEPROM存储模块，所述的EEPROM存储模块通过总线接口模块与用户进行通信，总线接口模块分别通过写数据总线以及读数据总线与EEPROM存储模块进行数据传输，其特征是，所述的错误纠正编码用于纠正所述EEPROM存储模块的存储字中的任意一位，所述EEPROM存储模块的存储字由有效数据和冗余校验数据构成，所述的错误纠正编码包含：ECC编码模块，其位于所述写数据总线上并受所述时序控制模块控制，写入数据时，其预先读取由ECC纠错模块送来的经纠错后的相应存储字的有效数据后，用来自所述写数据总线的写数据更新该相应存储字中的对应有效数据位，并对该更新后的有效数据进行编码得到新的冗余校验数据，将更新后的新存储字存入到所述EEPROM存储模块中；ECC纠错模块，其位于读数据总线上，读出数据时，其根据读取的EEPROM存储模块中相应存储字中的原始有效数据和冗余校验数据对该原始有效数据进行纠正并将纠正后的有效数据传送给用户。上述的应用在EEPROM上的错误纠正编码，其中，还包含：ECC编码使能，设置在写数据总线上，并位于ECC编码模块与EEPROM存储模块之间；ECC纠错使能，设置在读数据总线上，并位于ECC纠错模块与总线接口模块之间；所述ECC编码使能和ECC纠错使能可各自由用户通过所述总线接口模块进行打开与关闭；当ECC编码使能和ECC纠错使能均关闭时，用户通过总线接口模块直接读取和编程EEPROM存储模块；当ECC编码使能和ECC纠错使能均打开时，ECC编码模块和ECC纠错模块处于常规编码纠错工作状态。上述的应用在EEPROM上的错误纠正编码，其中：所述的错误纠正编码还包含：自检模块，当编码使能打开、纠错使能关闭时，通过该自检模块定位ECC编码模块或ECC纠错模块的问题；所述的纠错模块还包含：快速自检单元，用于将原始数据由所述写数据总线送入EEC编码模块后直接送到ECC纠错模块中以获得纠错结果，并将该纠错结果和该原始数据进行对比，以判断EEC编码模块与ECC纠错模块的整体配合运行是否正常。上述的应用在EEPROM上的错误纠正编码，其中：所述读数据总线是38位宽度；所述写数据总线是38位宽度；所述EEPROM存储模块包含：写缓冲区寄存器以及存储器阵列，时序控制模块分别控制该存储器阵列以及写缓冲区寄存器；其中，所述存储器阵列包含622592个基本存储单元，分成512页，且每页分成32个存储字；每个存储字由38位构成；每个存储字的38位中32位是所述的有效数据，6位是所述的冗余校验数据；所述写缓冲区寄存器由1216个锁存器组成。上述的应用在EEPROM上的错误纠正编码，其中：所述总线接口模块通过IIC或SPI总线与用户进行通信。上述的应用在EEPROM上的错误纠正编码，其中：所述的ECC编码模块包含数据缓冲器以及ECC编码逻辑；所述数据缓冲器用于在所述时序控制模块的写缓冲器时序控制信号有效时，预先读取由ECC纠错模块送来的经纠错后的相应存储字中的有效数据，并将来自所述写数据总线的写数据更新到该经纠错后的有效数据中的对应位以得到更新后的有效数据；所述ECC编码逻辑用于对从数据缓冲器中输出的更新后的有效数据进行编码得到新的冗余校验数据；新的有效数据与新的冗余校验数据共同组成新的存储字后更新到所述EEPROM存储模块中。上述的应用在EEPROM上的错误纠正编码，其中，所述的ECC纠错模块包含：校正逻辑，用于根据从EEPROM存储模块中读出的原始存储字中的原始有效数据和原始冗余校正数据进行校正，得到校正数据；译码逻辑，用于对校正数据进行译码后获得校正后的存储字；纠错逻辑，用于将原始存储字中的有效数据和冗余校验数据与校正后的存储字中的校正后有效数据和校正后冗余校验数据进行纠错找到对应的出错位并纠正，得到纠正后的存储字。上述的应用在EEPROM上的错误纠正编码，其中：所述的ECC编码模块以及ECC纠错模块均为组合逻辑实现。一种具有编码纠错功能的EEPROM，其特征是：包含所述的错误纠正编码。本专利技术与现有技术相比具有以下优点：1.引入ECC功能，集成在EEPROM存储器芯片上；使用当前EEPROM存储模块的制造工艺，采用存储单元分组，并且每组包含有效存储和冗余存储，构成一组存储字，使得整个EEPROM存储器阵列由存储字构成；当某组存储字内有存储单元损坏，只要损坏的存储单元不超过ECC能够纠错的位数时，ECC能够正确判断错误并纠正出现错误的位；这样，引入ECC功能后，虽然存储单元的损坏概率没有改变，但以存储字为一组单位的数据出现损坏的概率远低于存储单元的损坏概率，从而提供了整个EEPROM芯片的可靠性；2.对于市场能够接受的38位存储字的EEPROM存储芯片，能够实现检查并纠正一位错误的存储单元，达到成本与可靠性较为合适的折中，实现在成本有限增加的条件下提高EEPROM存储芯片较优的可靠性；3.对于有纠错性能要求的用户，实现在适当增加冗余存储单元的基础上，手动关闭ECC纠错编码使能，开放冗余位的编程功能，以满足用户需求。附图说明图1为本专利技术的实施例中一应用了错误纠正编码的EEPROM的芯片结构示意图；图2为本专利技术的实施例中EEPROM存储模块的结构示意图；图3为本专利技术的实施例中ECC编码模块的结构示意图；图4为本专利技术的实施例中ECC编码模块中ECC编码逻辑的结构示意本文档来自技高网...

【技术保护点】
一种应用在EEPROM上的错误纠正编码，所述EEPROM包含总线接口模块、时序控制模块以及EEPROM存储模块，所述的EEPROM存储模块通过总线接口模块与用户进行通信，总线接口模块分别通过写数据总线以及读数据总线与EEPROM存储模块进行数据传输，其特征在于，所述的错误纠正编码用于纠正所述EEPROM存储模块的存储字中的任意一位，所述EEPROM存储模块的存储字由有效数据和冗余校验数据构成，所述的错误纠正编码包含：ECC编码模块，其位于所述写数据总线上并受所述时序控制模块控制，写入数据时，其预先读取由ECC纠错模块送来的经纠错后的相应存储字的有效数据后，用来自所述写数据总线的写数据更新该相应存储字中的对应有效数据位，并对该更新后的有效数据进行编码得到新的冗余校验数据，将更新后的新存储字存入到所述EEPROM存储模块中；ECC纠错模块，其位于读数据总线上，读出数据时，其根据读取的EEPROM存储模块中相应存储字中的原始有效数据和冗余校验数据对该原始有效数据进行纠正并将纠正后的有效数据传送给用户。

【技术特征摘要】
1.一种应用在EEPROM上的错误纠正编码，所述EEPROM包含总线接口模块、时序控制模块以及EEPROM存储模块，所述的EEPROM存储模块通过总线接口模块与用户进行通信，总线接口模块分别通过写数据总线以及读数据总线与EEPROM存储模块进行数据传输，其特征在于，所述的错误纠正编码用于纠正所述EEPROM存储模块的存储字中的任意一位，所述EEPROM存储模块的存储字由有效数据和冗余校验数据构成，所述的错误纠正编码包含：ECC编码模块，其位于所述写数据总线上并受所述时序控制模块控制，写入数据时，其预先读取由ECC纠错模块送来的经纠错后的相应存储字的有效数据后，用来自所述写数据总线的写数据更新该相应存储字中的对应有效数据位，并对该更新后的有效数据进行编码得到新的冗余校验数据，将更新后的新存储字存入到所述EEPROM存储模块中；ECC纠错模块，其位于读数据总线上，读出数据时，其根据读取的EEPROM存储模块中相应存储字中的原始有效数据和冗余校验数据对该原始有效数据进行纠正并将纠正后的有效数据传送给用户。2.如权利要求1所述的应用在EEPROM上的错误纠正编码，其特征在于，还包含：ECC编码使能，设置在写数据总线上，并位于ECC编码模块与EEPROM存储模块之间；ECC纠错使能，设置在读数据总线上，并位于ECC纠错模块与总线接口模块之间；所述ECC编码使能和ECC纠错使能可各自由用户通过所述总线接口模块进行打开与关闭；当ECC编码使能和ECC纠错使能均关闭时，用户通过总线接口模块直接读取和编程EEPROM存储模块；当ECC编码使能和ECC纠错使能均打开时，ECC编码模块和ECC纠错模块处于常规编码纠错工作状态。3.如权利要求2所述的应用在EEPROM上的错误纠正编码，其特征在于：所述的错误纠正编码还包含：自检模块，当编码使能打开、纠错使能关闭时，通过该自检模块定位ECC编码模块或ECC纠错模块的问题；所述的纠错模块还包含：快速自检单元，用于将原始数据由所述写数据总线送入EEC编码模块后直接送到ECC纠错模块中以获得纠错结果，并将该纠错结果和该原始数据进行对比，以判断EEC编码...

【专利技术属性】
技术研发人员：马新元，王波，
申请(专利权)人：聚辰半导体上海有限公司，
类型：发明
国别省市：上海,31