闪存的双模式错误纠正码装置及其方法制造方法及图纸

本发明专利技术提供一种闪存的双模式错误纠正码装置及其方法，错误检测单元检测来自闪存的数据内容，以计算错误码的数量，并决定该错误码的数量是否超出一预定临界值。当小于该预定临界值时，切换模块切换至第一错误纠正码（ＥＣＣ）单元的第一编码模式；第一错误纠正码（ＥＣＣ）单元依据第一编码模式，以选择性纠正该错误码。当大于该预定临界值时，切换模块切换至第二错误纠正码（ＥＣＣ）单元的第二编码模式；第二错误纠正码（ＥＣＣ）单元依据第二编码模式，用以选择性纠正该数据内容的错误码。

【技术实现步骤摘要】

本专利技术关于一种内存装置及其方法，特别是关于一种用于闪存(flashmemory)的双模式(dual mode)错误纠正码(error correction code, ECC)装置及其方法。
技术介绍
随着半导体制程技术的快速发展，内存组件的几何尺寸逐渐縮小。闪存作为一种非挥发性内存，即使移除供应电源之后仍能保存数据。与非门型(Not AND，NAND)闪存是一种闪存，具有高储存密度的特性，且优于其它种类的内存。特别是与非门型(NAND)闪存具有较大的储存容量、较佳的内存存取速度以及成本低廉的特点。以闪存为例，其控制方式必须进一步提升，才能改善其可靠度(reliability)。在高阶的闪存制程中，错误纠正码(ECC)为与非门型(NAND)闪存控制器的常用功能。然而由于半导体制程的微细化，与非门型(NAND)闪存产生错误码(errors)的数量快速、大幅地增加，导致具有错误纠正码(ECC)功能的与非门型(NAND)闪存的成本大幅增加，该错误纠正码(ECC)功能用来纠正该错误码(errors)。有鉴于此，确有必要发展一种新式的闪存，以解决上述问题。
技术实现思路
本专利技术的目的在于提供一种，以快速纠正闪存的错误码。 为达成上述目的，本专利技术提供一种。该双模式错误纠正码装置包括错误检测单元、第一错误纠正码(ECC)单元、第二错误纠正码(ECC)单元、切换模块以及接口模块。 错误检测单元用以检测来自该闪存的数据内容，以计算该数据内容的若干个错误码的数量，并决定所述若干个错误码的数量是否超出预定临界值。切换模块分别耦接该错误检测单元至该第一错误纠正码(ECC)单元以及该第二错误纠正码(ECC)单元，当该错误码的数量小于该预定临界值时，该切换模块切换至该第一错误纠正码(ECC)单元的第一编码模式，以使能该第一错误纠正码(ECC)单元的第一编码模式；第一错误纠正码(ECC)单元依据第一编码模式，用以选择性纠正该数据内容的错误码。当该错误码的数量大于该预定临界值时，切换模块切换至该第二错误纠正码(ECC)单元的第二编码模式，以使能该第二错误纠正码(ECC)单元的第二编码模式；第二错误纠正码(ECC)单元依据第二编码模式，用以选择性纠正该数据内容的错误码。 本专利技术执行双模式错误纠正码装置的方法包括下列步骤 (1)接收来自该闪存的数据内容。 (2)错误检测单元检测该数据内容，以计算该数据内容的若干个错误码的数量，并决定所述若干个错误码的数量是否超出预定临界值。当所述若干个错误码的数量未超出该预定临界值，则执行步骤(3a)、步骤(4a)以及步骤(5a);当所述若干个错误码的数量超出该预定临界值，则执行步骤(3b)、步骤(4b)以及步骤(5b)。4 (3a)当所述若干个错误码的数量小于该预定临界值时，利用切换模块切换至该第一错误纠正码(ECC)单元，以使能该第一错误纠正码(ECC)单元的第一编码模式；(4a)利用第一译码单元对所检测到的数据内容进行译码，以找出所述若干个错误码的位置；(5a)第一错误纠正模块依据该第一编码模式，以纠正该数据内容的错误码。 (3b)当所述若干个错误码的数量大于该预定临界值时，利用该切换模块切换至该第二错误纠正码(ECC)单元，以使能该第二错误纠正码(ECC)单元的第二编码模式。(4b)利用第二译码单元对所检测到的数据内容进行译码，以找出所述若干个错误码的位置。(5b)第二错误纠正模块依据该第二编码模式，以纠正该数据内容的错误码。 为让本专利技术的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下附图说明图中主要元件符号说明 100双模式错误纠正码装置 104a第一错误纠正码单元 106切换模块 IIO通用串行端口装置 114a第一译码单元 116a第一错误纠正模块102错误检测单元104b第二错误纠正码单元108闪存112接口模块 114b第二译码单元 116b第二错误纠正模块具体实施例方式参考图l，其显示依据本专利技术实施例中双模式错误纠正码装置100的方块图。该 双模式错误纠正码装置IOO包括错误检测单元102、第一错误纠正码(ECC)单元104a、第 二错误纠正码(ECC)单元104b、切换模块106以及接口模块112。该双模式错误纠正码装 置100耦接该闪存108至该主机装置(例如通用串行端口装置(universal serial bus, USB)) IIO，该闪存108分别耦接至该双模式错误纠正码装置100的错误检测单元102、第一 错误纠正码(ECC)单元104a以及第二错误纠正码(ECC)单元104b。该切换模块106分别 耦接该错误检测单元102至该第一错误纠正码(ECC)单元104a以及第二错误纠正码(ECC) 单元104b。第一错误纠正码(ECC)单元104a以及第二错误纠正码(ECC)单元104b透过该 接口模块112分别耦接至该主机装置110。 错误检测单元102用以检测来自该闪存108的数据内容，以计算该数据内 容的若干个错误码的数量，并决定所述若干个错误码的数量是否超出预定临界值 (pre-determined threshold value)。切换模块106分别耦接该错误检测单元至该第一错 误纠正码(ECC)单元104a以及该第二错误纠正码(ECC)单元104b，当该错误码的数量小 于该预定临界值时，该切换模块106切换至该第一错误纠正码(ECC)单元104a的第一编码 模式，以使能该第一错误纠正码(ECC)单元104a的第一编码模式；第一错误纠正码(ECC) 单元104a依据第一编码模式，用以选择性纠正该数据内容的错误码。当该错误码的数量大于该预定临界值时，切换模块106切换至该第二错误纠正码(ECC)单元104b的第二编码模式，以使能该第二错误纠正码(ECC)单元104b的第二编码模式；第二错误纠正码(ECC)单元104b依据第二编码模式，用以选择性纠正该数据内容的错误码。 在一实施例中，该第一错误纠正码(ECC)单元104a还包括第一译码单元114a以及第一错误纠正模块116a。第一译码单元114a耦接于该切换模块106，对来自该错误检测单元102所检测到的数据内容进行译码，以找出所述若干个错误码的位置。第一错误纠正模块116a耦接于该第一译码单元114a，依据该第一编码模式，用以纠正该数据内容的错误码。该第一译码单元114a可以依据RS (Reed-Solomon)结构算法执行该第一编码模式。 在一实施例中，该第二错误纠正码(ECC)单元104b还包括第二译码单元114b以及第二错误纠正模块116b。第二译码单元114b耦接于该切换模块106，对来自该错误检测单元102所检测到的数据内容进行译码，以找出所述若干个错误码的位置。第二错误纠正模块116b耦接于该第二译码单元114b，依据该第二编码模式，用以纠正所述若干个数据内容的错误码。该第二译码单元114b可以依据BCH(Bose，Ray-Chaudhuri andHocquenghem)结构算法执行该第二编码模式。 该第一错误纠正模块116a找出该数据内容中所述若干个错误的时间大于该第二错误纠正模块116b找出该数据内容中所述若干个错误的时间。换言之，若错误码的数量相同，则依据本文档来自技高网...

【技术保护点】
一种双模式错误纠正码装置，用于一闪存，其特征在于，所述双模式错误纠正码装置包括：错误检测单元，用以检测来自所述闪存的数据内容，以计算该数据内容的若干个错误码的数量，并决定该若干个错误码的数量是否超出一预定临界值；第一错误纠正码单元，依据第一编码模式，用以纠正所述数据内容的所述若干个错误码；第二错误纠正码单元，依据第二编码模式，用以纠正所述数据内容的所述若干个错误码；以及切换模块，分别耦接所述错误检测单元至所述第一错误纠正码单元以及所述第二错误纠正码单元，当所述若干个错误码的数量小于该预定临界值时，切换至所述第一错误纠正码单元的所述第一编码模式，以使能所述第一错误纠正码单元的所述第一编码模式，当所述若干个错误码的数量大于该预定临界值时，切换至所述第二错误纠正码单元的所述第二编码模式，以使能所述第二错误纠正码单元的所述第二编码模式。

【技术特征摘要】
一种双模式错误纠正码装置，用于一闪存，其特征在于，所述双模式错误纠正码装置包括错误检测单元，用以检测来自所述闪存的数据内容，以计算该数据内容的若干个错误码的数量，并决定该若干个错误码的数量是否超出一预定临界值；第一错误纠正码单元，依据第一编码模式，用以纠正所述数据内容的所述若干个错误码；第二错误纠正码单元，依据第二编码模式，用以纠正所述数据内容的所述若干个错误码；以及切换模块，分别耦接所述错误检测单元至所述第一错误纠正码单元以及所述第二错误纠正码单元，当所述若干个错误码的数量小于该预定临界值时，切换至所述第一错误纠正码单元的所述第一编码模式，以使能所述第一错误纠正码单元的所述第一编码模式，当所述若干个错误码的数量大于该预定临界值时，切换至所述第二错误纠正码单元的所述第二编码模式，以使能所述第二错误纠正码单元的所述第二编码模式。2. 根据权利要求1所述的双模式错误纠正码装置，其特征在于，所述第一错误纠正码 单元还包括第一译码单元，耦接于所述切换模块，对来自所述错误检测单元所检测到的所述数据 内容进行译码，以找出所述若干个错误码的位置；以及第一错误纠正模块，耦接于所述第一译码单元，依据所述第一编码模式，用以纠正所述 数据内容的所述若干个错误码。3. 根据权利要求2所述的双模式错误纠正码装置，其特征在于，所述第一译码单元执 行所述第一编码模式是依据RS结构算法。4. 根据权利要求2所述的双模式错误纠正码装置，其特征在于，所述第二错误纠正码 单元还包括第二译码单元，耦接于所述切换模块，对来自所述错误检测单元所检测到的所述数据 内容进行译码，以找出所述若干个错误码的位置；以及第二错误纠正模块，耦接于所述第二译码单元，依据所述第二编码模式，用以纠正所述 数据内容的所述若干个错误码。5. 根据权利要求4所述的双模式错误纠正码装置，其特征在于，该第二译码单元执行 该第二编码模式是依据BCH结构算法。6. 根据权利要求4所述的双模式错误纠正码装置，其特征在于，所述第一错误纠正模 块找出所述数据内容中所述若干个错误的时间大于所述第二错误纠正模块找出所述数据 内容中所述若干个错误的时间。7. 根据权利要求1所述的双模式错误纠正码装置，其特征在于，所述错误检测单元是 依据RS结构算法。8. 根据权利要求1所述的双模式错误纠正码装置，其特征在于，所述错误检测单元是 依据BCH结构算法。9. 根据权利要求1所述的双模式错误纠正码装置，其特征在于，所述第一编码模式的 第一纠正单位与所述第二编码模式的第二纠正单位两者不同。10....

【专利技术属性】
技术研发人员：陈如芃，
申请(专利权)人：创惟科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]