用于执行拷贝回存操作的方法以及闪存存储设备技术

本发明专利技术提供一种用于执行拷贝回存操作的方法以及闪存存储设备，方法包括：发送拷贝回存命令至闪存存储器，以从第一地址读取第一ＥＣＣ数据；从闪存存储器接收第一ＥＣＣ数据；译码第一ＥＣＣ数据，而不执行错误校正，以计算第一ＥＣＣ数据的失败计数；比较失败计数与第一阈值；以及若失败计数小于第一阈值，则发送第一程序命令至闪存存储器以将第一ＥＣＣ数据存储至闪存存储器的第二地址，其中若失败计数小于第一阈值，第一ＥＣＣ数据则不发送回闪存存储器。通过利用本发明专利技术，能够更有效的执行拷贝回存操作，提升了闪存存储设备的性能。

【技术实现步骤摘要】

本专利技术有关于闪存存储器，尤其有关于闪存存储器的拷贝回存(copy back)运作。
技术介绍
闪存存储设备(比如存储器卡)为主机存储数据。当主机想要存储数据时，主机 则将数据发送到闪存存储设备进行存储。当主机需要数据时，闪存存储设备则检索其存储 器储的数据并将数据发送到主机。闪存存储设备通常包括一控制器和一闪存存储器，其中 闪存存储器用于数据存储，控制器用于从主机接收存取命令并根据存取命令对闪存存储器 中存储的数据进行存取。若闪存存储设备的控制器想要将存储在闪存存储器第一地址的数据拷贝到闪存 存储器的第二地址，控制器则通常发送拷贝回存命令至闪存存储器。为了避免损害数据，通 常将数据以错误校正码(Error Correction Code, ECC)格式存储。参照图1，图1是执行 拷贝回存命令的方法100的流程图。控制器首先向闪存存储器发送一个拷贝回存命令(步 骤102)。当闪存存储器接收到拷贝回存命令时，闪存存储器则根据拷贝回存命令从第一地 址检索第一 ECC数据，并将第一 ECC数据发送到控制器。控制器接着从闪存存储器接收第 一 ECC数据(步骤106)。于步骤108，控制器对第一 ECC数据译码并执行错误校正以获得 与第一 ECC数据对应的已校正原始数据(source data)。然后，控制器根据已校正原始数 据编码一奇偶校验位(parity)，并接着将已校正原始数据与奇偶校验位结合来获取一第二 ECC数据(步骤110)。控制器随后将第二 ECC数据发送到闪存存储器(步骤112)。闪存 存储器接收第二 ECC数据后，控制器发送程序命令至闪存存储器以指示闪存存储器将第二 ECC数据存储到第二地址(步骤114)。参照图2，图2是在控制器和闪存存储器之间传送的用于执行拷贝回存命令的信 号时序架构示意图。在时间段T21期间，控制器经由输入/输出总线发送拷贝回存命令，该 拷贝回存命令例如拷贝回存读取命令(图中所示拷贝回存读取1和拷贝回存读取2)，包括 第一地址。在时间段T22期间，闪存存储器从第一地址读取第一 ECC数据，并在读取第一 ECC数据时，将在控制器和闪存存储器间传送的就绪/忙(ready/busy)信号(如图中所示 RY/BY)拉低(图中所示tR)。在时间段T23期间，闪存存储器经由1/0总线将第一 ECC数 据发送到控制器(如图所示数据输出)。接着在时间段T24期间，控制器根据第一 ECC数据 产生第二 ECC数据后，控制器经由1/0总线将第二 ECC数据和第二地址发送到第一闪存存 储器。操作202用于将第二 ECC数据从控制器发送到闪存存储器，第二 ECC数据可以为连 续输入，也可为跳跃输入，例如图中所示随机数据输入。随后在时间段T25期间，控制器经 由1/0总线将程序命令发送到闪存存储器，拷贝回存程序1和拷贝回存程序2构成完整的拷贝回存命令。在时间段T26期间，闪存存储器将第二 ECC数据存储到第二地址，并在存储 第二 ECC数据时，拉低就绪/忙信号(图中所示tPROG)。然而，在操作202将第二 ECC数据从控制器发送到闪存存储器需要很长一个时间 段，并造成对拷贝回存命令的延迟执行。此外，若闪存存储器输出的第一 ECC数据不包括错 误位，则第一 ECC数据与控制器发送闪存存储器的第二 ECC数据相同，传送第二 ECC数据就 成为多余。因此需要一种执行拷贝回存命令的方法来提升闪存存储设备的性能。
技术实现思路
有鉴于此，本专利技术提供一种用于执行拷贝回存操作的方法以及闪存存储设备。本专利技术一个实施例提供一种用于执行拷贝回存操作的方法，包括发送拷贝回存 命令至闪存存储器，以从第一地址读取第一 ECC数据；从闪存存储器接收第一 ECC数据；译 码第一 ECC数据，而不执行错误校正，以计算第一 ECC数据的失败计数；比较失败计数与第 一阈值；以及若失败计数小于第一阈值，则发送第一程序命令至闪存存储器以将第一 ECC 数据存储至闪存存储器的第二地址，其中若失败计数小于第一阈值，第一 ECC数据则不发 送回闪存存储器。本专利技术另一个实施例提供一种闪存存储设备，包括闪存存储器，用于在第一地址 存储第一ECC数据；以及控制器，用于将拷贝回存命令发送至闪存存储器以读取第一ECC数 据、从闪存存储器接收第一 ECC数据、译码第一 ECC数据而不执行错误校正以计算第一 ECC 数据的失败计数、比较失败计数与第一阈值，以及若失败计数小于第一阈值则发送第一程 序命令至闪存存储器以将第一 ECC数据存储至第二地址，其中若失败计数小于第一阈值， 控制器则不将第一 ECC数据发送回闪存存储器。本专利技术另一个实施例提供一种用于执行拷贝回存操作的方法，包括发送2-平面 拷贝回存命令至第一闪存存储器和第二闪存存储器，以读取第一ECC数据和第二ECC数据； 从第一闪存存储器接收第一 ECC数据；从第二闪存存储器接收第二 ECC数据；译码第一 ECC 数据，以计算第一 ECC数据的第一失败计数；若第一失败计数小于一第一阈值，则发送第一 程序命令至第一闪存存储器以将第一 ECC数据存储至第一闪存存储器；译码第二 ECC数据， 以计算第二 ECC数据的第二失败计数；以及若第二失败计数小于第一阈值，则发送第二程 序命令至第二闪存存储器以将第二 ECC数据存储至第二闪存存储器；其中若第一失败计数 小于第一阈值，第一 ECC数据则不发送回第一闪存存储器，若第二失败计数小于第二阈值， 第二 ECC数据则不发送回第二闪存存储器。通过利用本专利技术，能够更有效的执行拷贝回存操作，提升了闪存存储设备的性能。如下详述其他实施例和优势。本部分内容并非对专利技术作限定，本专利技术范围由权利 要求所限定。附图说明图1是执行拷贝回存命令的方法的流程图。图2是在控制器和闪存存储器之间传送的用于执行拷贝回存命令的信号时序架 构示意图。图3是根据本专利技术的闪存存储设备的方块示意图。图4是根据本专利技术执行拷贝回存操作的方法的流程图。图5是控制器和闪存存储器之间传送的信号的时序示意图，其中该信号系根据图 4所示的方法执行拷贝回存操作。图6是根据本专利技术执行拷贝回存操作的方法的另一实施例流程图，分图6A和图 6B。图7是控制器和闪存存储器之间传送的信号的时序示意图，其中该信号系根据图 6所示的方法执行拷贝回存操作。图8是以2-平面模式运作的两个闪存存储器的架构示意图。图9是在控制器和运作于双机模式下的两个闪存存储器之间传送的信号时序的 实施例示意图，分图9A和图9B，其中信号系根据本专利技术的一实施例执行拷贝回存操作。具体实施例方式如下详述其他实施例和优势。本部分内容并非对专利技术作限定，本专利技术范围由申请 专利范围所限定。参照图3，图3是根据本专利技术的闪存存储设备304的方块示意图。闪存存储设备 304耦接于主机302并为主机302存储数据。在一个实施例中，闪存存储设备304包括控制 器312和闪存存储器314。闪存存储器314用于数据存储。控制器312从主机302接收存 取命令或根据存取命令对闪存存储器314中存储的数据进行存取，其中闪存存储器中的数 据以ECC格式存储。举例来说，ECC格式为BCH(Bose and Ray-Chaudhuri)码格式或李德 所罗门(Reed-Solomo本文档来自技高网...

【技术保护点】
一种用于执行拷贝回存操作的方法，其特征在于，包括：发送拷贝回存命令至闪存存储器，以从第一地址读取第一错误校正码数据；从所述闪存存储器接收所述第一错误校正码数据；译码所述第一错误校正码数据，而不执行错误校正，以计算所述第一错误校正码数据的失败计数；比较所述失败计数与第一阈值；以及若所述失败计数小于所述第一阈值，则发送第一程序命令至所述闪存存储器以将所述第一错误校正码数据存储至所述闪存存储器的第二地址，其中若所述失败计数小于所述第一阈值，所述第一错误校正码数据则不发送回所述闪存存储器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彭奇伟，吴建中，陈宏庆，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]