带有故障修复装置的三维芯片及故障修复和数据读取方法制造方法及图纸

本发明专利技术提供一种带有故障修复装置的三维芯片及故障修复和数据读取方法，其中，所述故障修复方法包括：1)通过测试得到每层晶片中错误单元的地址信息；2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。通过本发明专利技术所述带有故障修复装置的三维芯片及故障修复和数据读取方法，解决了现有修复方法中需安排较多的冗余资源，造成冗余资源浪费，增加了芯片的生产成本的问题。

【技术实现步骤摘要】
带有故障修复装置的三维芯片及故障修复和数据读取方法
本专利技术属于半导体芯片
，特别是涉及一种带有故障修复装置的三维芯片及故障修复和数据读取方法。
技术介绍
人们对更多功能和更强性能电子产品总有无尽的需求，为满足这些需求，半导体行业遵循摩尔定律，不断缩小晶体管尺寸增加芯片集成度，虽然在达到晶体管物理极限之前，这种发展模式还可以持续10年，但它所关联的巨大成本促使我们积极探索和部署可替代的集成方式，我们称之为“超摩尔定律(More-than-Moore)”的集成；其中，最有前途的一种替代方案就是三维集成电路芯片(3D-IC)。3D-IC将未封装的裸晶片在垂直方向上进行堆叠，并封装成一颗完整的芯片，这些堆叠在一起的晶片通过一种叫做“过硅穿孔(TSV)”的技术来互向传递信号。这种与传统芯片截然不同的封装方式使3D-IC有许多的优点。具体的来说，芯片的面积(footprint)变小了，集成密度极大的增加了；其次，TSV的垂直距离远小于普通的连线，从而使信号延迟减小；相应的芯片功耗也会变小；更重要的是，不同工艺的芯片可以通过堆叠的方式集成在一起，减小了多工艺芯片制造的成本和风险。然而，3D-IC距离工艺化量产还有一些距离，主要因为现有的制造工艺无法高效地制造有着较高良品率的芯片。其中有一个突出问题：3D-IC是由多层晶片构成的，要得到能够正常工作的3D-IC，必须保证每层晶片都是能够被恢复的。但由于3D-IC的制造过程中含有破坏性的工艺，可能导致每层晶片产生错误单元(FaultCells)，而且每一层晶片产生的错误单元的分布各不相同，对芯片的可靠性产生极大地影响。由于任何一层晶片的损坏都会导致整个3D-IC的损坏，所以要提高良品率，就必须要保证3D-IC的每一层都要有足够高的修复率。目前采用的修复方法是为每层晶片添加冗余资源，用来替代该层晶片中错误单元的行或者列；但每层冗余资源的一冗余行或一冗余列只能修复3D-IC中只包含有一个或很少错误单元的行或者列，由此就需要较多的冗余资源，增加了芯片的制造成本；而且由于在生产过程中3D-IC每层中所包含的错误单元的数目是不确定的，所以每层所需要的冗余资源也就无法确定，如果每层预先安排的冗余资源太少，则无法完成3D-IC的修复；若每层预先安排的冗余资源太多，则会造成冗余资源的浪费。鉴于此，有必要设计一种新的带有故障修复装置的三维芯片及故障修复和数据读取方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种带有故障修复装置的三维芯片及故障修复和数据读取方法，用于解决现有修复方法中需安排较多的冗余资源，造成冗余资源浪费，增加了芯片的生产成本的问题。为实现上述目的及其他相关目的，本专利技术提供一种三维芯片的故障修复方法，所述故障修复方法包括：1)通过测试得到每层晶片中错误单元的地址信息；2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。优选地，2)中根据所述三维芯片中每层晶片的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，完成错误单元聚集。优选地，所述交换算法包括行交换算法和列交换算法。优选地，所述行交换算法包括：2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址,Cj表示该错误单元的列地址，且Ri≠Rk；2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换。优选地，所述列交换算法包括：2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址,Ck表示该错误单元的列地址，且Cj≠Ck；2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换。优选地，所述被映射层的数量和位置由所述三维芯片的总层数和错误聚集算法的执行时间共同决定。优选地，所述故障修复方法包括串行测试串行修复或并行测试并行修复。优选地，1)中通过测试得到每层晶片中错误单元的地址信息的方法包括：1.1)读取任一层晶片中任一存储单元的数据，若读取成功，则跳至1.2)；若读取失败，则该存储单元为错误单元；1.2)将读取的该存储单元中的数据与其对应的参考数据进行比较；若相同，则该存储单元中的数据正确；若不同，则该存储单元为错误单元。本专利技术还提供一种三维芯片的故障修复装置，所述故障修复装置包括：测试模块，用于对各层晶片的存储单元进行测试，得到每层晶片中错误单元的地址信息；错误聚集模块，与所述测试模块连接，用于将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；及全局冗余模块，与所述错误聚集模块连接，用于存储全局冗余资源，并通过全局冗余资源对被映射层中的错误单元进行冗余修复。优选地，所述错误聚集模块包括：冗余分析模块，与所述测试模块连接，用于根据所述三维芯片中每层的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换；地址内容可寻址内存，与所述冗余分析模块连接，用于存储映射层和被映射层中交换的行或列的逻辑地址信息；及冗余内容可寻址内存，与所述冗余分析模块和全局冗余模块连接，用于存储错误单元的逻辑地址信息，及修复所述被映射层中错误单元所在行或列的冗余行或冗余列的逻辑地址信息。优选地，所述地址内容可寻址内存的结构包括LA、AI、RA、CA、R/CEF和ML六个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，R/CEF部分存储的是行列标记位，ML部分存储的是被映射层。优选地，所述冗余内容可寻址内存的结构包括LA、AI、RA、CA、ML、RMF和CMF七个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，ML部分存储的是被映射层，RMF部分存储的是行修复位，CMF部分存储的是列修复位。优选地，所述测试模块包括：数据读取模块，用于读取任一层晶片中任一存储单元的数据；参考模块，用于提供与该存储单元对应的参考数据；及判断模块，分别与所述数据读取模块和参考模块连接，用于在数据读取模块成功读取数据后，通过将读取的数据与参考数据进行比较，判断该存储单元是否为错误单元。本专利技术还提供一种三维芯片，所述三维芯片包括：通过过硅穿孔连接的至少两层晶片，其中，每层晶片还包括与所述晶片连接的行译码器和列译码器；位于所述三维芯片底层，且分别与每层的行译码器和列译码器连接的层译码器；与所述层译码器连接的如上述任一项所述的故障修复装置；及分别与所述故障修复装置和各层晶片连接的合并模块。本专利技术还提供一种对上述所述的三维芯片进行数据读取的方法，所述数据读取方法包括：1)地址内容可寻址内存接收地址总线本文档来自技高网...

【技术保护点】
一种三维芯片的故障修复方法，其特征在于，所述故障修复方法包括：1)通过测试得到每层晶片中错误单元的地址信息；2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。

【技术特征摘要】
1.一种三维芯片的故障修复方法，其特征在于，所述故障修复方法包括：1)通过测试得到每层晶片中错误单元的地址信息；2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。2.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，2)中根据所述三维芯片中每层晶片的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，完成错误单元聚集。3.根据权利要求2所述的三维芯片的故障修复方法，其特征在于，所述交换算法包括行交换算法和列交换算法。4.根据权利要求3所述的三维芯片的故障修复方法，其特征在于，所述行交换算法包括：2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址,Cj表示该错误单元的列地址，且Ri≠Rk；2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换。5.根据权利要求3所述的三维芯片的故障修复方法，其特征在于，所述列交换算法包括：2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址,Ck表示该错误单元的列地址，且Cj≠Ck；2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换。6.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，所述被映射层的数量和位置由所述三维芯片的总层数和错误聚集算法的执行时间共同决定。7.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，所述故障修复方法包括串行测试串行修复或并行测试并行修复。8.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，1)中通过测试得到每层晶片中错误单元的地址信息的方法包括：1.1)读取任一层晶片中任一存储单元的数据，若读取成功，则跳至1.2)；若读取失败，则该存储单元为错误单元；1.2)将读取的该存储单元中的数据与其对应的参考数据进行比较；若相同，则该存储单元中的数据正确；若不同，则该存储单元为错误单元。9.一种三维芯片的故障修复装置，其特征在于，所述故障修复装置包括：测试模块，用于对各层晶片的存储单元进行测试，得到每层晶片中错误单元的地址信息；错误聚集模块，与所述测试模块连接，用于将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；及全局冗余模块，与所述错误聚集模块连接，用于存储全局冗余...

【专利技术属性】
技术研发人员：韩焱，李天健，蒋力，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海,31