快闪存储器的缺陷检测方法、耐久测试方法和制造方法技术

本发明专利技术提供一种快闪存储器的缺陷检测方法、耐久测试方法和制造方法，所述缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来，从而避免了后续产品在使用过程中所出现的可靠性问题。所述制造方法能够根据所述缺陷检测方法或所述耐久测试方法的结果来调整制造工艺参数，避免浅沟槽隔离结构中出现空洞缺陷，提高产品可靠性。

【技术实现步骤摘要】
快闪存储器的缺陷检测方法、耐久测试方法和制造方法
本专利技术涉及快闪存储器
，尤其涉及一种快闪存储器的缺陷检测方法、耐久测试方法和制造方法。
技术介绍
快闪存储器(或称为闪存)包括两种基本结构：叠栅(stackgate)结构和分栅(splitgate)结构。其中，请参考图1A，一种分栅快闪存储器包括：半导体基片100，位于半导体基片100上的浮栅氧化层101、浮栅FG，在浮栅FG的一侧形成有作为擦除栅极的多晶硅层，作为控制栅，所有存储位的控制栅在行方向上连接为一体，即字线WL，一根单独的字线被称为一行，同时用金属互连线连接列方向上的每个存储单元的漏区D来形成位线BL，一根单独的位线被称为一列，每一页用一个公共的源区，源区上方通过多晶硅或者金属硅化物在行方向上连接来形成源线SL，扇区(SECTOR，或称页)是指沿一个行对(奇数行加偶数行)并共用一个公共源线的存储区域，例如图1B中的SECTOR0和SECTOR1，SECTOR0中字线WL00和WL01作为一个行对，共用一个公共源线SL0，SECTOR1中字线WL10和WL11作为一个行对，共用一个公共源线SL1。在上述的分栅快闪存储器的要被擦除的单元的字线WL上施加高压(例如为12.5V)后，该字线上所有的单元都将被擦除，一个擦除扇区由一对字线(源线两边最近的奇/偶行字线)组成，擦除后浮栅FG带正电荷，因此浮栅下方的沟道导通，但字线下方的沟道仍关断，不会有沟道电流，这与叠栅快闪存储器不同，因此分栅快闪存储器在擦写性能上能够避免叠栅快闪存储器的过度擦写问题。随着快闪存储器器件尺寸的缩小，浅沟槽隔离结构的填充遇到了很大的挑战，如果工艺出现一些异常波动而导致浅沟槽隔离结构中出现空洞(STIviod)，那么在闪存器件制造完成以后就会在浅沟槽隔离结构中出现多晶硅残留，这些多晶硅残留会在终端客户使用一段时间以后引起一些可靠性问题；如图1B和1C所示，分栅快闪存储器的存储单元间的电隔离结构——浅沟槽隔离结构(shallowtrenchisolation，STI)存在的STIVoid(即空洞缺陷)，在快闪存储器后续的制造过程中会被一些多晶硅填充，STIVoid缺陷处的多晶硅残留会成为额外的浮动栅极，并在扇区擦除后呈现出带正电荷的多晶硅，因而影响临近存储单元WL底部沟道的关闭，从而使得相邻的存储单元无法通过编程串扰测试，该现象在产品使用一段时间后尤为严重，即存在一定的可靠性问题。
技术实现思路
本专利技术的一目的在于提供一种快闪存储器的缺陷检测方法和耐久测试方法，能够快速检测出所述快闪存储器中存在的浅沟槽隔离结构多晶硅残留缺陷的问题，避免产品在后续使用过程中出现可靠性问题。本专利技术的另一目的在于提供一种快闪存储器的制造方法，能够根据检测出的所述快闪存储器中存在的浅沟槽隔离结构多晶硅残留缺陷问题，来调整制造工艺参数，从而避免更多产品存在类似问题，提高快闪存储器的性能和良率。为解决上述问题，本专利技术提供一种快闪存储器的缺陷检测方法，包括以下步骤：选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行擦除；所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，以检测出具有多晶硅残留的存储单元；或者，所述擦除的应力使所述快闪存储器中位于相邻扇区之间浅沟槽隔离结构中的多晶硅残留由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，根据所述编程串扰测试结果，检测出具有多晶硅残留的存储单元。进一步的，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与两侧相邻的两条字线均短接。进一步的，在选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行擦除前，所述快闪存储器中的浅沟槽隔离结构中的多晶硅残留包括以下五种类型中的至少一种：类型一、位于两条相邻的字线之间并短接于两条相邻的字线；类型二、位于两条相邻的字线之间并短接于其中一条字线且靠近另一条字线；类型三、位于两条相邻的字线之间，与两条字线均未接触且靠近其中一条字线，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会与所述靠近的字线短接；类型四、位于两条相邻的字线之间，与两条字线均未接触且与两条字线均保持一定距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会由于被擦除而带正电荷；类型五、位于两条相邻的字线之间，且与两条字线均保持一定距离，所述距离大于所述类型四中的所述距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留不会与任何一条字线短接，也不会被擦除而带正电荷。进一步的，所述类型一中的多晶硅残留在快闪存储器的良率测试阶段就显示为整个扇区擦除失效，没有可靠性问题。进一步的，所述类型二中的多晶硅残留能够通过良率测试，但是在耐久性测试的初期即会显示擦除失效，有可靠性问题进一步的，所述类型三中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2千次以上时会显示擦除失效，有可靠性问题。进一步的，所述类型四中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2万次以上时会显示擦除失效，有可靠性问题。进一步的，所述类型五中的多晶硅残留能够通过良率以及耐久性测试，没有可靠性问题。进一步的，所述擦除的应力使相应的浅沟槽隔离结构中的多晶硅残留从所述类型二或所述类型三分别变为所述类型一或所述类型二，以与相邻的至少一条字线短接；所述擦除的应力使所述类型四浅的多晶硅残留由于擦除而呈现正电荷特性；进一步的，所述编程串扰测试中，所述编程电流从3.0μA增大到4.0μA以上，所述时间从7μs延长到9μs。本专利技术还提供一种快闪存储器的耐久测试方法，包括上述的快闪存储器的缺陷检测方法。本专利技术还提供一种快闪存储器的制造方法，根据上述的快闪存储器的缺陷检测方法的检测结果，或者根据上述的快闪存储器的耐久测试方法的测试结果，调整制造工艺参数，以进行快闪存储器的制造。与现有技术相比，本专利技术的技术方案具有以下技术效果：1、本专利技术的快闪存储器的缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来，从而避免了后续产品在使用过程中所出现的可靠性问题。2、本专利技术的快闪存储器的制造方法，能够根据本专利技术的快闪存储器的缺陷检测方法的检测结果或者本专利技术的快闪存储器的耐久测试方法的测试结果，来调整制造工艺参数，能够避免浅沟槽隔离结构中出现空洞，并最终能够提高产品可靠性。附图说明图1A是一种分栅快闪存储器的沿位线方向的剖面结构示意图；图1B是图1所示的分栅快闪存储器的俯视结构示意图；图1C是分栅快闪存储器中的浅沟槽隔离结构中的多晶硅残留缺陷的SEM图；图2是现有的分栅快闪存储器中的浅沟槽隔离结构中的多晶硅残留缺陷的类型示意图。具体实施方式为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的说明，然而，本专利技术可以用不同的形式实现，不应只是局限在所述的实本文档来自技高网...

【技术保护点】
一种快闪存储器的缺陷检测方法，其特征在于，包括：选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行一定时间的擦除；所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，以检测出具有多晶硅残留的存储单元；或者，所述擦除的应力使所述快闪存储器中位于相邻扇区之间的浅沟槽隔离结构中的多晶硅残留由于被擦除而带正电荷，并在所述多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，根据所述编程串扰测试结果，检测出具有多晶硅残留的存储单元。

【技术特征摘要】
1.一种快闪存储器的缺陷检测方法，其特征在于，包括：选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行一定时间的擦除；所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，以检测出具有多晶硅残留的存储单元；或者，所述擦除的应力使所述快闪存储器中位于相邻扇区之间的浅沟槽隔离结构中的多晶硅残留由于被擦除而带正电荷，并在所述多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，根据所述编程串扰测试结果，检测出具有多晶硅残留的存储单元。2.如权利要求1所述的快闪存储器的缺陷检测方法，其特征在于，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与两侧相邻的两条字线均短接。3.如权利要求1或2所述的快闪存储器的缺陷检测方法，其特征在于，在选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行擦除前，所述快闪存储器中的浅沟槽隔离结构中的多晶硅残留包括以下五种类型中的至少一种：类型一、位于两条相邻的字线之间并短接于两条相邻的字线；类型二、位于两条相邻的字线之间并短接于其中一条字线且靠近另一条字线；类型三、位于两条相邻的字线之间，与两条字线均未接触且靠近其中一条字线，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会与所述靠近的字线短接；类型四、位于两条相邻的字线之间，与两条字线均未接触且与两条字线均保持一定距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会由于被擦除而带正电荷；类型五、位于两条相邻的字线之间，且与两条字线均保持一定距离，所述距离大于所述类型四中的所述距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留不会与任何一条字线短接，也不会被擦除而带正电荷。4.如权利要求3所述的快...

【专利技术属性】
技术研发人员：徐涛，曹子贵，谢中华，钱亮，陈宏，王卉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31