半导体存储装置、存储系统以及操作存储系统的方法制造方法及图纸

公开了半导体存储装置、存储系统以及操作存储系统的方法。半导体存储装置包括存储单元阵列、误差校正电路、误差日志寄存器和控制逻辑电路。存储单元阵列包括多个存储体阵列，其中每个存储体阵列包括多个页。控制逻辑电路被配置为控制误差校正电路以响应于从存储控制器接收的第一命令对由至少一个访问地址指示的多个页中的一些页顺序执行ECC解码，从而检测至少一个位误差。控制逻辑电路执行误差记录操作以将页误差信息写入误差日志寄存器，页误差信息包括从所述检测确定的一些页中每一页上的误差事件的数量。

【技术实现步骤摘要】
半导体存储装置、存储系统以及操作存储系统的方法相关申请的交叉引用本申请要求于2015年11月16日向韩国知识产权局提交的第10-2015-0160106号韩国专利申请的优先权，其全部公开通过引用并入本文
本公开涉及存储器，更具体地，涉及半导体存储装置、包括该半导体存储装置的存储系统以及操作存储系统的方法。
技术介绍
半导体存储装置可分类为非易失性存储装置如闪存装置和易失性存储装置如动态随机存取存储器(DRAM)。DRAM的高速操作和成本效益使其能够用于计算机系统存储器。计算机系统内的电干扰或磁场干扰可导致DRAM的单个位自发翻转至相反状态，从而产生位误差。此外，当特定地址密集地应用于DRAM时，耦合至由特定地址指定的字线的存储单元的数据维持可靠性会降低。
技术实现思路
根据本专利技术构思的示例性实施方式，一种半导体存储装置包括存储单元阵列、误差校正电路、误差日志寄存器和控制逻辑电路。存储单元阵列包括多个存储体阵列，其中每个存储体阵列包括多个页。控制逻辑电路被配置为控制误差校正电路以响应于从存储控制器接收的第一命令对由至少一个访问地址指示的多个页中的一些页顺序执行误差校验和校正(ECC)解本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：存储单元阵列，包括多个存储体阵列，其中每个存储体阵列包括多个页；误差校正电路；误差日志寄存器；以及控制逻辑电路，其中，所述控制逻辑电路被配置为响应于从存储控制器接收的第一命令，控制误差校正电路对由至少一个访问地址指示的一些页顺序地执行误差校验和校正(ECC)解码，从而检测至少一个位误差，其中所述控制逻辑电路被配置为执行误差记录操作以将页误差信息写入所述误差日志寄存器，以及其中所述页误差信息包括从所述检测确定的一些页中的每一页上的误差事件的数量。

【技术特征摘要】
2015.11.16 KR 10-2015-01601061.一种半导体存储装置，包括：存储单元阵列，包括多个存储体阵列，其中每个存储体阵列包括多个页；误差校正电路；误差日志寄存器；以及控制逻辑电路，其中，所述控制逻辑电路被配置为响应于从存储控制器接收的第一命令，控制误差校正电路对由至少一个访问地址指示的一些页顺序地执行误差校验和校正(ECC)解码，从而检测至少一个位误差，其中所述控制逻辑电路被配置为执行误差记录操作以将页误差信息写入所述误差日志寄存器，以及其中所述页误差信息包括从所述检测确定的一些页中的每一页上的误差事件的数量。2.如权利要求1所述的半导体存储装置，其中，所述控制逻辑电路被配置为控制所述误差校正电路以从所述一些页的第一页的多个子页中的每一个读取第一数据单元，并顺序地对每个第一数据单元执行ECC解码，所述第一数据单元包括主要数据和奇偶校验数据，以及其中所述误差校正电路被配置为，基于ECC解码的结果当所述第一数据单元包括至少一个位误差时，将误差生成信号提供至所述控制逻辑电路。3.如权利要求2所述的半导体存储装置，其中，当所述第一数据单元包括至少一个位误差时，所述控制逻辑电路被配置为控制所述误差校正电路以执行擦除操作从而校正所述至少一个位误差并将校正的第一数据单元回写至与所述子页相对应的存储位置。4.如权利要求2所述的半导体存储装置，其中，所述控制逻辑电路被配置为对所接收的误差生成信号的数量计数以将第一页误差信息写入所述误差日志寄存器，所述第一页误差信息包括所述第一页中的误差事件的数量。5.如权利要求2所述的半导体存储装置，其中，所述控制逻辑电路被配置为，当对所述第一页的误差记录操作完成时，控制所述误差校正电路以对所述一些页的第二页执行解码操作，以及所述控制逻辑电路被配置为将第二页误差信息写入所述误差日志寄存器，所述第二页误差信息包括所述第二页中的误差事件的数量。6.如权利要求1所述的半导体存储装置，其中，所述控制逻辑电路被配置为当所述一些页中的一页中的误差事件的数量达到阈值时立即通过使用警报信号通知所述存储控制器，所述存储控制器被配置为响应于所述警报信号将擦除命令应用于所述半导体存储装置，以及所述控制逻辑电路被配置为控制所述误差校正电路以对所述一页执行所述擦除操作。7.如权利要求6所述的半导体存储装置，其中，所述控制逻辑电路被配置为当所述一页中的误差事件的数量达到所述阈值时，将所述警报信号维持在逻辑高电平达第一时间间隔。8.如权利要求6所述的半导体存储装置，其中，所述控制逻辑电路被配置为将所述警报信号通过专用引脚传送至所述存储控制器。9.如权利要求6所述的半导体存储装置，其中，所述控制逻辑电路被配置为响应于所述擦除命令，控制所述误差校正电路对所述一页的子页顺序地执行所述擦除操作。10.如权利要求1所述的半导体存储装置，其中，所述误差日志寄存器包括：第一列，储存所述一些页中每一页的地址信...

【专利技术属性】
技术研发人员：郑会柱，车相彦，宋镐永，金炫中，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR